[发明专利]大容量数据采集装置及其数据传输方法

权利要求书

1.一种大容量数据采集装置，包括一块数据采集主板和多块扩展子板，所述数据采集主板上设有CPU，所述CPU设有数据接口，每块扩展子板均设有一三线串行通信接口，每块扩展子板上的三线串行通信接口均有三个接线端，分别为使能信号输入端、时钟信号输入端、串行数据输出端，其特征在于：所述数据采集主板上还设有一用于管理各扩展子板的FPGA；

所述FPGA设有一使能信号输出端、一时钟信号输出端，并设有与各扩展子板一一对应的多个串并转换模块，及与各串并转换模块一一对应的多个存储模块；

每个串并转换模块均设有一串行数据输入端、一并行数据接口；

每个存储模块均设有一数据输入口、一数据输出口，各存储模块的数据输出口连接到CPU的数据接口，每个存储模块的数据输入口连接到其对应串并转换模块的并行数据接口；

每块扩展子板上的三线串行通信接口的串行数据输出端连接到其对应串并转换模块的串行数据输入端，各扩展子板上的三线串行通信接口的使能信号输入端连接到FPGA的使能信号输出端，各扩展子板上的三线串行通信接口的时钟信号输入端连接到FPGA的时钟信号输入端。

2.一种权利要求1所述的大容量数据采集装置的数据传输方法，其特征在于：FPGA通过其使能信号输出端和时钟信号输出端定时向各扩展子板发送使能信号和时钟信号；

各扩展子板上的三线串行通信接口的使能信号输入端和时钟信号输入端接收到FPGA发送的使能信号和时钟信号后，即按照时钟信号的时序通过其三线串行通信接口的串行数据输出端以串行通信方式发送数据给对应的串并转换模块；

各串并转换模块收到对应扩展子板送来的串行数据后，先将收到的串行数据转换为并行数据，再将转换后的并行数据发送至对应的存储模块中存储；

CPU需要读取其中一块扩展子板的数据时，即通过其数据接口读取与该扩展子板相对应的存储模块中的数据。