[发明专利]在芯片设计中改善时序收敛的方法和系统

权利要求书

1.一种在芯片设计中改善时序收敛的方法，包括：

识别芯片设计图中的关键时序路径，其中所述关键时序路径的时序窗口小于预定时序窗口；

确定所述关键时序路径的各段的差异度，其中所述差异度描述由于一种或多种因素影响而导致的器件和/或连线的延时的不确定性；以及

根据所述关键时序路径的各段的差异度，改变所述关键时序路径的至少一段，以增大所述关键时序路径的时序窗口。

2.根据权利要求1所述的方法，其中确定所述关键时序路径的各段的差异度包括：

得到所述关键时序路径的各段的早模式延迟值和迟模式延迟值；以及

确定所述迟模式延迟值与所述早模式延迟值之间的差别作为所述差异度。

3.根据权利要求2所述的方法，其中所述迟模式延迟值与所述早模式延迟值之间的差别是以下之一：

所述迟模式延迟值与所述早模式延迟值之差，以及

所述迟模式延迟值与所述早模式延迟值之比。

4.根据权利要求1-3之一所述的方法，其中根据所述关键时序路径的各段的差异度改变所述关键时序路径的至少一段包括：

基于所述关键时序路径的各段的差异度，确定所述关键时序路径中的需要进行改变的段；以及

将所确定的段替换为实现相同功能并具有更低差异度的段。

5.根据权利要求4所述的方法，其中基于所述关键时序路径的各段的差异度确定所述关键时序路径中的需要进行改变的段包括：

对所述关键时序路径的各段的差异度进行排序；以及

将与所述关键时序路径的最大差异度相对应的段确定为所述需要进行改变的段。

6.根据权利要求4所述的方法，其中基于所述关键时序路径的各段的差异度确定所述关键时序路径中的需要进行改变的段包括：

通过对所述关键时序路径的各段的差异度求和，得到所述关键时序路径的差异度；

计算所述各段的差异度相对于所述关键时序路径的差异度的差异度比例；以及

将所述关键时序路径中的差异度比例高于预定阈值的段确定为所述需要进行改变的段。

7.根据权利要求4所述的方法，其中将所确定的段替换为实现相同功能并具有更低差异度的段包括：

当所确定的段是器件时，将所述器件替换为具有更低差异度的器件或连线，以增大所述关键时序路径的时序窗口；以及

当所确定的段是连线时，将所确定的连线替换为更宽的连线，以增大所述关键时序路径的时序窗口。

8.根据权利要求1所述的方法，其中识别所述芯片设计图中的关键时序路径包括：

获取所述芯片设计图中的路径的早模式时序余量和迟模式时序余量；

对所述迟模式时序余量加权；

将加权后的迟模式时序余量与早模式时序余量求和；以及

当所述求和结果小于预定时序余量阈值并且所述迟模式时序余量为负时，将所述路径确定为关键时序路径。

9.根据权利要求1所述的方法，其中识别所述芯片设计图中的关键时序路径包括：

获取所述芯片设计图中的路径的早模式时序余量和迟模式时序余量；

对所述早模式时序余量加权；

将加权后的早模式时序余量与迟模式时序余量求和；以及

当所述求和结果小于预定时序余量阈值并且所述早模式时序余量为负时，将所述路径确定为关键时序路径。

10.根据权利要求1所述的方法，在识别芯片设计图中的关键时序路径之前还包括：

对芯片设计图进行时序分析，生成时序分析结果。

11.一种在芯片设计中改善时序收敛的系统，包括：

关键路径识别装置，用于识别芯片设计图中的关键时序路径，其中所述关键时序路径的时序窗口小于预定时序窗口；

差异度确定装置，用于确定所述关键时序路径的各段的差异度，其中所述差异度描述由于一种或多种因素影响而导致的器件和/或连线的延时的不确定性；以及

路径改变装置，用于根据所述关键时序路径的各段的差异度，改变所述关键时序路径的至少一段，以增大所述关键时序路径的时序窗口。