[发明专利]设置寄存器初始状态的方法

权利要求书

1.一种设置寄存器初始状态的方法，所述寄存器的初始状态总是由决定反相器组所决定的；所述决定反相器组为一对首尾相接的反相器，其中的每一个反相器都称为决定反相器；所述决定反相器组直接连接、或通过一个或多个中间反相器连接所述寄存器的数据输出端；所述方法为：

当要求所述寄存器在上电时的初始状态为低电平，且中间反相器为单数个，则要求所述决定反相器组在上电时的初始状态为高电平，则升高两个决定反相器和每个中间反相器的阈值电压；

当要求所述寄存器在上电时的初始状态为低电平，且没有中间反相器或中间反相器为偶数个，则要求所述决定反相器组在上电时的初始状态为低电平，则降低两个决定反相器和每个中间反相器的阈值电压；

当要求所述寄存器在上电时的初始状态为高电平，且中间反相器为单数个，则要求所述决定反相器组在上电时的初始状态为低电平，则降低两个决定反相器和每个中间反相器的阈值电压；

当要求所述寄存器在上电时的初始状态为高电平，且没有中间反相器或中间反相器为偶数个，则要求所述决定反相器组在上电时的初始状态为高电平，则升高两个决定反相器和每个中间反相器的阈值电压。

2.根据权利要求1所述的设置寄存器初始状态的方法，其特征是，所述决定反相器、中间反相器为不带时钟控制的反相器或带时钟控制的反相器。

3.根据权利要求1所述的设置寄存器初始状态的方法，其特征是，所述决定反相器、中间反相器均包括串联的一个PMOS晶体管和一个NMOS晶体管，这两个晶体管的栅极相连作为所述反相器的数据输入端，这两个晶体管的漏极相连作为所述反相器的数据输出端；升高所述反相器的阈值电压即降低所述反相器中的PMOS晶体管的沟道宽度长度比与所述反相器中的NMOS晶体管的沟道宽度长度比的比值，降低所述反相器的阈值电压即升高所述反相器中的PMOS晶体管的沟道宽度长度比与所述反相器中的NMOS晶体管的沟道宽度长度比的比值。