[发明专利]一种数据通信命令表的配置存储系统及方法无效
申请号: | 201010574805.9 | 申请日: | 2010-12-07 |
公开(公告)号: | CN102129416A | 公开(公告)日: | 2011-07-20 |
发明(设计)人: | 张喜民;魏婷;程俊强;许宏杰 | 申请(专利权)人: | 中国航空工业集团公司第六三一研究所 |
主分类号: | G06F13/38 | 分类号: | G06F13/38 |
代理公司: | 西安智邦专利商标代理有限公司 61211 | 代理人: | 商宇科 |
地址: | 710068 *** | 国省代码: | 陕西;61 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 数据通信 命令 配置 存储系统 方法 | ||
技术领域
本发明属于计算机数据通信技术领域,涉及一种数据通信命令表的配置存储系统及方法。
背景技术
数据总线越来越广泛的被使用,许多实际计算机应用系统要求数据总线要有确定性,为保证确定性,数据总线往往采用数据通信命令表来控制其总线操作。目前,数据总线数据通信命令表的配置存储主要由外部并行接口的可编程只读存储器存储,如:闪速存储器(Flash Memory)、紫外线擦除的可编程只读存储器(ROM)等;或者由数据总线接口芯片内部主机可访问的随机存取存储器(RAM)配置存储。若采用外部并行接口的可编程只读存储器配置存储可保证数据通信命令表的完整性,但并行接口的可编程只读存储器的在线编程需要专用的电路,成本高;若采用数据总线接口芯片内部随机存取存储器(RAM)配置存储数据通信命令表,数据通信命令表需由主机写入内部随机存取存储器(RAM)中,如果主机发生故障,故障可能蔓延到数据通信命令表、进而影响整个数据总线通信网络,数据总线通信的完整性难以保证。
发明内容
为了解决背景技术中所存在的技术问题,本发明提出了一种数据通信命令表的配置存储方法,采用独立的串行可编程只读存储器(PROM)配置存储数据通信命令表,能保证高完整性、数据通信命令表修改、加载简单方便。
本发明的技术解决方案是:一种数据通信命令表的配置存储系统,其特殊之处在于:所述存储系统包括串行可编程只读存储器(PROM)、时序控制电路模块、映射随机存取存储器(RAM)以及数据总线接口芯片;所述时序控制电路模块和映射随机存取存储器(RAM)设置在数据总线接口芯片内;所述时序控制电路模块与串行可编程只读存储器(PROM)连接。
上述串行可编程只读存储器(PROM)包括JTAG接口,外部计算机通过此JTAG接口修改所述串行可编程只读存储器(PROM)的内容。
上述串行可编程只读存储器(PROM)是XC18V04、XCF32P或EP16。
一种数据通信命令表的配置存储方法,其特殊之处在于:所述方法包括以下步骤:
1)生成数据通信命令表存储格式的文件;
2)将生成的文件数据写入串行可编程只读存储器(PROM);
3)由时序控制电路模块将写入串行可编程只读存储器(PROM)的数据通信命令表数据读出,并将读出的数据写入内部映射随机存取存储器(RAM)。
上述步骤2)中生成的文件数据写入串行可编程只读存储器(PROM)的具体步骤是:
2.1)运行于外部调试计算机上的编程软件加载数据通信命令表存储格式文件;
2.2)外部调试计算机控制外部JTAG接口调试设备将数据通信命令表数据写入串行可编程只读存储器(PROM);同时将串行可编程只读存储器(PROM)的数据输出模式设置为并行输出模式。
上述步骤3)中将写入串行可编程只读存储器(PROM)的数据读操作与内部映射随机存取存储器(RAM)写操作的具体步骤是:
3.1)进入准备状态,时序控制电路模块在此状态下对外部串行可编程只读存储器(PROM)输出片选使能信号PROM_CE和输出使能信号PROM_OE;
3.2)时序控制电路模块开始向串行可编程只读存储器(PROM)发送驱动时钟信号PROM_CLK,同时从串行可编程只读存储器(PROM)的数据输出信号线PROM_DATA[7:0]上读取8位数据并缓存;
3.3)时序控制电路模块继续向串行可编程只读存储器(PROM)发送驱动时钟信号PROM_CLK,读取第2个8位数据并缓存;
3.4)时序控制电路模块得到第3个8位数据并缓存,进入读写状态;
3.5)时序控制电路模块获取第4个8位数据,将得到的4个8位数据组合成16位或32位数据;
3.6)时序控制电路模块向内部映射随机存取存储器(RAM)输出写控制信号TAB_WE、写地址信号TAB_ADDR[n:0]和数据信号TAB_DATA[32/16:0],将数据写入内部映射随机存取存储器(RAM);
3.7)时序控制电路模块对写入的数据进行校验和计算并缓存;
3.8)时序控制电路模块判断是否需读取后续数据,若需要,增加写地址,返回步骤3.1)继续进行。
上述步骤3)之后还包括有步骤4)时序控制电路模块进入数据校验状态,检查中间记录的标志数据、比对校验和数据、对加载过程和数据通信命令表的完整性进行检查,并产生TAB_DONE信号。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国航空工业集团公司第六三一研究所,未经中国航空工业集团公司第六三一研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201010574805.9/2.html,转载请声明来源钻瓜专利网。