[发明专利]一种数据通信命令表的配置存储系统及方法

权利要求书

1.一种数据通信命令表的配置存储系统，其特征在于：所述存储系统包括串行可编程只读存储器(PROM)、时序控制电路模块、映射随机存取存储器(RAM)以及数据总线接口芯片；所述时序控制电路模块和映射随机存取存储器(RAM)设置在数据总线接口芯片内；所述时序控制电路模块与串行可编程只读存储器(PROM)连接。

2.根据权利要求1所述的数据通信命令表的配置存储系统，其特征在于：所述串行可编程只读存储器(PROM)包括JTAG接口，外部计算机通过此JTAG接口修改所述串行可编程只读存储器(PROM)的内容。

3.根据权利要求2所述的数据通信命令表的配置存储方法，其特征在于：所述串行可编程只读存储器(PROM)是XC18V04、XCF32P或EP16。

4.一种数据通信命令表的配置存储方法，其特征在于：所述方法包括以下步骤：

1)生成数据通信命令表存储格式的文件；

2)将生成的文件数据写入串行可编程只读存储器(PROM)；

3)由时序控制电路模块将写入串行可编程只读存储器(PROM)的数据通信命令表数据读出，并将读出的数据写入内部映射随机存取存储器(RAM)。

5.根据权利要求4所述的数据通信命令表的配置存储方法，其特征在于：所述步骤2)中生成的文件数据写入串行可编程只读存储器(PROM)的具体步骤是：

2.1)加载数据通信命令表存储格式文件；

2.2)通过JTAG接口将数据通信命令表数据写入串行可编程只读存储器(PROM)；同时将串行可编程只读存储器(PROM)的数据输出模式设置为并行输出模式。

6.根据权利要求5所述的数据通信命令表的配置存储方法，其特征在于：所述步骤3)中将写入串行可编程只读存储器(PROM)的数据读操作与内部映射随机存取存储器(RAM)写操作的具体步骤是：

3.1)进入准备状态，时序控制电路模块在此状态下对外部串行可编程只读 存储器(PROM)输出片选使能信号PROM_CE和输出使能信号PROM_OE；

3.2)时序控制电路模块开始向串行可编程只读存储器(PROM)发送驱动时钟信号PROM_CLK，同时从串行可编程只读存储器(PROM)的数据输出信号线PROM_DATA[7:0]上读取8位数据并缓存；

3.3)时序控制电路模块继续向串行可编程只读存储器(PROM)发送驱动时钟信号PROM_CLK，读取第2个8位数据并缓存；

3.4)时序控制电路模块得到第3个8位数据并缓存，进入读写状态；

3.5)时序控制电路模块获取第4个8位数据，将得到的4个8位数据组合成16位或32位数据；

3.6)时序控制电路模块向内部映射随机存取存储器(RAM)输出写控制信号TAB_WE、写地址信号TAB_ADDR[n:0]和数据信号TAB_DATA[32/16:0]，将数据写入内部映射随机存取存储器(RAM)；

3.7)时序控制电路模块对写入的数据进行校验和计算并缓存；

3.8)时序控制电路模块判断是否需读取后续数据，若需要，增加写地址，返回步骤3.1)继续进行。

7.根据权利要求4或5或6所述的数据总线数据通信命令表的存储方法，其特征在于：所述步骤3)之后还包括有步骤4)时序控制电路模块进入数据校验状态，检查中间记录的标志数据、比对校验和数据、对加载过程和数据通信命令表的完整性进行检查，并产生TAB_DONE信号。

8.根据权利要求4所述的数据总线数据通信命令表的存储方法，其特征在于：所述数据通信命令表存储格式的文件是串行可编程只读存储器(PROM)可以进行编程处理的Intel MCS-86Hex Object格式文件。

9.根据权利要求6所述的数据总线数据通信命令表的存储方法，其特征在于：所述步骤3.3)中时钟信号PROM_CLK的频率是20MHz-30MHz。