[发明专利]一种机架式同步以太网架构和时钟同步控制方法

说明书

技术领域

本发明涉及以太网数据通信领域，尤其涉及机架式数据交换机的同步以太网的实现方式和架构设计。

背景技术

在传统的以太网通信中，是不要求时钟同步的。因此传统的以太网交换机，包括机架式交换机和盒式交换机的设计都是不用考虑时钟同步的。但是，随着以太网技术的发展，以及我国三网合一的推进，市场上对同步以太网的需求越来越多。各个设备厂商也都开始寻求对同步以太网的支持。

以太网通信中，最重要的是交换芯片和物理层(PHY)芯片。这两个芯片都需要支持同步以太网技术，才能构成一个完整的同步以太网。随着技术的发展，这方面的技术都已经成熟。

同步以太网中最重要的是同步时钟的恢复和分配以及时间戳的传递。特别是在机架式交换机中，一个机架包含有多个板卡，板卡之间通过背板相互联系在一起。因此，同步时钟要求传送的过程中抖动小，并且要求准确可靠。

以往的机架设备中，如果要支持时钟同步的话，需要有一个专门的时钟板卡进行处理。使用专门的时钟板卡，有如下的缺点：1、设备成本偏高；2、只能从特定的业务端口提取同步时钟源。

发明内容

本发明提出的机架式同步以太网架构和时钟同步控制方法，解决了不使用专门的时钟板卡就可以实现机架式以太网交换机设备中各个业务板卡可靠的时钟恢复，时钟同步，时钟消抖和同步时间戳的传递的技术问题。

为了解决该问题，首先使机箱中的任意一个板卡上的任意一个业务端口都可以作为同步以太网时钟的主同步时钟输入，并把时钟输出到背板；此外还需要通过设备背板电路来连接机箱中的任意一个板卡的时钟端口，机箱中的板卡都可以通过背板获取时钟。

本发明使用了M-LVDS(多点低电压差分信号)技术方案来实现背板多点的高速信号的传输。从业务板卡上恢复的同步以太网时钟和同步信息，通过M-LVDS芯片的驱动，发送到背板上。机箱中的主控板卡和其他业务板卡和都同时从背板上获取同步以太网时钟，从而达到整个机箱实现同步以太网的功能。本发明在业务板卡上通过一个多路复用器把选定的同步时钟送到锁相环模块3中进行处理。多路复用器通过CPU系统进行控制，可以任意进行配置。经过锁相环消抖处理后的时钟，通过时钟驱动器分别送回到本板卡上和通过M-LVDS驱动器送到背板上，作为整个机箱的统一参考时钟。

本发明的机架式同步以太网架构和时钟同步方法，其时钟同步控制方法包含以下步骤：

第1步：系统启动后，选定任意一个板卡上的任意一个业务端口作为同步以太网的主时钟提取端口(MASTER)，该端口接收上级的同步以太网信息，并从数据中恢复出同步以太网时钟。该MASTER端口所在的业务板卡作为时钟输出板卡(以下简称“主时钟板”；其他板卡，以下简称“从时钟板”)。

第2步：在主时钟板中，软件配置多路复用选择器(MUX)芯片，对选定端口PHY上恢复的同步时钟进行锁相环处理；软件将M-LVDS驱动器配置为输出，将同步时钟、同步时间戳信息等送到背板上。

第3步：在从时钟板中，软件设置该板卡中的M-LVDS驱动器配置为输入，从背板上获取时钟和同步时间信息；通过多路复用选择器(MUX)选择时钟供单板物理层端口处理使用；从背板上获取的同步时间信息直接送到交换芯片中进行处理。

使用本发明的机架式同步以太网架构和时钟同步方法，由于取消了专门的时钟板卡进行处理，降低了设备成本；另外，由于同步时钟源可以通过软件设置从任意一个业务端口的业务板卡获得，提高了时钟源选择的灵活性，更有利于实现可靠的时钟恢复、时钟同步、时钟消抖和同步时间戳的传递。

附图说明

下面根据附图和实施例对本发明作进一步详细说明。

图1是本发明中的同步以太网时钟背板拓扑图。

图2是本发明的板卡同步时钟处理框图。

图3是本发明的板卡同步信号处理框图。

其中，

R1：差分线等效电阻

CLK0：主用参考时钟

CLK1：备用参考时钟

DATA：业务数据

PHY_CLK_1、PHY_CLK_2、PHY_CLK_3：物理端口恢复时钟

PHY_SIG1、PHY_SIG2、PHY_SIG3：同步时间戳信息

LOCAL_CLK：业务板卡本地参考时钟

1：多路复用选择器

2：M-LVDS驱动器

3：锁相环模块

31：锁相环本地振荡器

4：时钟驱动器

5：CPU控制器

6：背板

7：以太网交换芯片