[发明专利]一种机架式同步以太网架构和时钟同步控制方法

权利要求书

1.一种机架式同步以太网架构，包含主控制板卡、多个业务板卡、设备背板，用一个业务板卡的一个业务端口作为同步以太网时钟的主同步时钟输入，并把时钟输出到背板，通过设备背板电路来连接机箱中的任意一个板卡的时钟端口，其他业务板卡和主控制板卡通过背板电路获取时钟，其特征在于：背板电路使用M-LVDS方案实现背板多点的高速信号的传输，机箱中业务板卡的同步时钟和同步时钟戳，经过锁相环器件进行相位锁定消抖之后，送到背板上。

2.根据权利要求1所述机架式同步以太网架构，其特征在于：所述M-LVDS方案的拓扑包括同步恢复时钟布线拓扑、同步时间戳布线拓扑、同步恢复时钟事件告警信息布线拓扑。

3.根据权利要求1所述机架式同步以太网架构，其特征在于：所述M-LVDS方案的拓扑所有布线都用差分线布线，都布局成星型拓扑。

4.根据权利要求1所述的机架式同步以太网架构，其特征在于：所述M-LVDS方案中包含同步时钟信号一个或多个(CLK0，CLK)，其它同步触发信号一个或多个(SIG0，SIG1，SIG2，SIG3)。

5.根据权利要求1所述的机架式同步以太网架构，其特征在于：所述业务板卡包含交换芯片(7)和多个物理层处理端口(81、82、83)，对业务进行处理后恢复的时钟(PHY_CLK_1、PHY_CLK_2、PHY_CLK_3)作为同步时钟源；同步时钟源还包含本地时钟(LOCAL_CLK)和背板参考时钟(CLK0，CLK1)；一个多路复用器(1)在上述同步时钟源中优选出一个同步时钟送到锁相环电路(3)中；经过锁相环消抖处理后的时钟(CLK0，CLK1)通过时钟驱动器(4)分别送回到本板卡上和背板(6)上。

6.根据权利要求5所述的机架式同步以太网架构，其特征在于：通过M-LVDS驱动器(2)把时钟(CLK0，CLK1)送到背板(6)上。

7.根据权利要求5所述的机架式同步以太网架构，其特征在于：多路复用器(1)通过CPU系统(5)进行控制，对同步时钟源进行选择。

8.根据权利要求5所述的机架式同步以太网架构，其特征在于：锁相环电路由CPU通过SPI接口或I2C接口进行控制，改变同步时钟频率。

9.根据权利要求6所述的机架式同步以太网架构，其特征在于：M-LVDS驱动器(2)通过CPU系统(5)进行控制，将M-LVDS驱动器配置为输出或输入。

10.用于权利要求9所述的机架式同步以太网架构的时钟同步控制方法，其特征在于包含以下步骤：

第1步：系统启动后，选定任意一个板卡上的任意一个业务端口作为同步以太网的主时钟提取端口，该端口接收上级的同步以太网信息，并从数据中恢复出同步以太网时钟。该端口所在的业务板卡作为主时钟板，输出时钟到背板；

第2步：在主时钟板中，多路复用选择器优选同步时钟源进行锁相环处理；软件将M-LVDS驱动器配置为输出，将同步时钟、同步时间戳信息等送到背板上；

第3步：在从时钟板中，软件设置该板卡中的M-LVDS驱动器配置为输入，从背板上获取时钟和同步时间信息；通过多路复用选择器(MUX)选择时钟供单板使用。