[发明专利]高速高精度记录仪及其采样数据自校正和高位匹配方法

说明书

技术领域

本发明涉及信号采样和存储的记录仪技术范畴，尤其涉及一种高速高精度记录仪及其采样数据自校正和高位匹配方法。

背景技术

通常采样速率10KSPS(Kilo_Samples Per Second)以下的称为低速数据采样记录仪；10KSPS～10MSPS为中速，10MSPS～100MSPS则为高速。高速数据采样记录仪广泛应用在雷达、导弹、通信、声纳、遥感、地质勘探、振动工程、无损检测、智能仪器、语音处理、激光多普勒测速、光时间域反射测量、物质光谱学与光谱测量、生物医学工程等多个领域；研制和生产高速记录仪的公司有：美国的SEAKR ENGINEERING，Inc公司、Ray-theon，Inc公司、TEACAmerica，Inc.公司、法国的ALCATEL SPACE公司、加拿大的Reach Technologie等公司，以及国内的中电30所。高速记录仪的设计思路主要有两种：一种是直接采用满足采样速率技术指标的单片ADC(Analogue-to-DigitalConverters)芯片来实现，另一种是应用多片速率较低的ADC芯片、通过交替采样再复合的途径来实现。前者的优点是芯片数少、电路简单；但高采样速率下的高速数据在传输和存储时受到记录仪DSP(或MCU)、存储器和其他器件速度的限制，以采样速率100MSPS的ADC为例：相邻采样数据的时差仅10ns，即使采取代价不菲的技术措施，现有技术条件下记录仪无法完全杜绝A/D数据的丢失；另一方面，高速数据因辐射产生干扰、高速变化的数字信号在传输过程中还带来振铃、反射、串扰等一系列问题，甚至布线中的小缺陷亦会降低系统的信噪比；因此单片ADC高速采样方案有相当的技术难度，而且采购困难、价格昂贵的高速器件使记录仪成本居高不下。后者即所谓的“时间交叉采样模数转换”(Black、Hedger，1980)--采用多片速率较低的ADC芯片、通过交替采样再复合的途径实现高速采样，该方案是一种进行高速采样非常有效的低成本成熟技术；缺点在于电路较复杂，多个ADC通道间的不匹配(失配)会导致采样后的信号难以无失真的复合。“时间交叉采样”的基本原理如下：采样电路由M个ADC通道构成，主采样时钟频率为fs/M，每个通道之间的时钟信号有1/fs的时间延迟，这样在一个主时钟周期M/fs中M个通道共完成了M次采样，系统的等效采样速率为fs，为单通道采样率的M倍。“时间交叉采样”技术历时三十年的发展，已在8bit分辨率精度的数据采样记录仪中获得成功应用；因为动态范围为50dB的8bit分辨率精度的数据采样记录仪，允许ADC通道之间有0.25％的增益失配和5Ps的时钟偏移误差，上述误差指标在现有技术条件下不难实现。但在12/14bit精度的数据采样记录仪中，“时间交叉采样”技术始终难有作为；主要障碍就在于ADC通道间的失配已超出记录仪精度的允许范围，而提高ADC通道间的匹配精度有赖于IC芯片材料、设计技术和制造工艺的突破。

多ADC通道间的失配包括增益失配、失调/零位(offset/zero)失配和时间失配等，目前业界的关注点是采样数据的后处理技术--先进的滤波器组法AFB(Advanced Filter Bank，简称AFB)；AFB采用一组数字校准传输函数来处理每一路ADC的输出数据，从而得到一组校准后的输出；数字校准传输函数包括多种数字滤波方法(FIR、IIR等)，借助AFB可改善多ADC通道间的增益、相位和失调的匹配精度。围绕AFB展开的探索是有益的，但存在相当的局限性：首先，AFB本质上是一种事后补救的方法，因为ADC通道间的失配造成了记录仪采样数据的失真，再由AFB对已失真数据进行滤波处理；其次，AFB是在某种假设条件下基于通道间失配的频谱分布特性设计的，存在相当的局限性；最后，滤波器对失真数据的滤波是有代价的--损失采样数据蕴含的有效信息(有时甚至是至关重要的细节信息)，AFB滤波器自然不能例外、独善其身--滤除通道间失配所造成的失真的同时、或多或少要损失采样数据蕴含的有效信息。因此，有必要研究一种消除ADC通道间失配负面效应的更有效的方法。迄今为止，“时间交叉采样”的代表性研究成果如下：

1.发明专利“.计算机结构/外设互连总线高速超声信号采样卡”(专利号ZL00113719.0)，提出通过对进入采样卡的时钟信号进行移相控制，用多块相同的采样卡相互配合，在较低的时钟频率下，用高速模/数转换芯片和存储器在通用的计算机ISA/PCI总线上实现高速采样。