[发明专利]一种细线条的制备方法

说明书

技术领域

本发明涉及一种基于侧墙工艺与Trimming工艺相结合的方法来实现减小纳米线边缘粗糙度(line edge roughness LER)的方法，属于超大规模集成电路制造技术领域。

背景技术

随着大规模集成电路的发展，场效应晶体管的特征尺寸不断按比例缩小(Scaling down)，但是，在此过程中工艺制备出的线条边缘粗糙度(LER)却没有随着等比缩小，相反当器件尺寸进入了亚100nm尺度后，这种线条边缘粗糙度LER对器件特性的影响却越来越严重，例如：LER会导致纳米尺度MOS器件载流子迁移率变化、关态漏电流增加、短沟道效应恶化等。为了改善器件的性能，在现有传统光刻技术条件下，开发减小线条LER工艺是十分必要的。

发明内容

本发明的目的在于提供一种基于侧墙工艺与Trimming工艺相结合的方法来实现减小细线条LER的工艺方法。

一种细线条的制备方法，包括以下步骤：

(1)在衬底上制备侧墙工艺的支撑层

该步骤主要目的是制备出后序氧化硅侧墙的支撑层，该支撑层采用氮化硅薄膜材料，氮化硅薄膜的厚度决定了最终形成的侧墙的高度。可以通过以下工艺步骤予以实现。

a)在衬底上淀积氮化硅薄膜；

b)在氮化硅薄膜上涂光刻胶，光刻定义出将要作为支撑层的区域；

c)干法Trimming光刻胶；

d)干法刻蚀工艺将光刻胶上的图形转移到氮化硅薄膜上；

e)去掉光刻胶，在衬底材料上制备出氮化硅支撑层。

(2)在衬底上制备氧化硅侧墙

该步骤的主要目的是制备出LER得到明显改善的氧化硅侧墙，作为在衬底材料上制备纳米线的硬掩模图形。氧化硅侧墙的高度可以通过最终在衬底材料上制备线条的高度而定，可通过(1)侧墙支撑层的高度进行控制。氧化硅侧墙的宽度可根据最终在衬底材料上制备线条的宽度而定，可通过淀积氧化硅的厚度与湿法Trimming氧化硅侧墙工艺进行精确的控制。该步骤主要包括以下工艺流程：

a)在衬底材料和作为支撑层的氮化硅薄膜上淀积氧化硅薄膜；

b)干法刻蚀工艺刻蚀氧化硅；

c)湿法腐蚀氮化硅支撑层；

d)湿法Trimming氧化硅侧墙；

(3)在衬底材料上实现LER得到明显改善的纳米线条

该步骤主要目的是采用各向异性干法刻蚀工艺将氧化硅侧墙上定义出的线条形状转移到衬底材料上，由于氧化硅侧墙是经过了3次Trimming工艺(干法Trimming光刻胶工艺、湿法Trimming氮化硅和氧化硅)之后形成的细线条，所以在衬底材料上制备出的线条的LER会有明显的改善，该步骤主要包括以下工艺流程。

a)各向异性干法刻蚀衬底材料，得到衬底材料的纳米细线条；

b)最后通过湿法腐蚀工艺去除顶层的氧化硅掩模。

上述方法中，淀积氮化硅和氧化硅是采用低压化学气相沉积法，刻蚀氮化硅、氧化硅和衬底材料采用的是各向异性干法刻蚀技术，湿法Trimming氮化硅采用加热的浓磷酸，湿法Trimming氧化硅采用氢氟酸∶氟化铵(1∶40)，湿法腐蚀氧化硅采用缓冲的氢氟酸。

上述方法中，支撑层材料和侧墙材料可以互换，也就是说在上述制备方法中，可以用氧化硅材料作为支撑层，氮化硅材料作为侧墙。

本发明的技术优点和效果：

在集成电路制造工艺中，线条边缘粗糙度(LER)最初来源于作为掩模的光致抗蚀剂上，由于光致刻蚀剂分子颗粒较大，通过一系列光刻和刻蚀工艺后转移到最终制备出的图形上，如图(2)所示。针对器件进入纳米尺度以后，细线条的LER对器件特性产生越来越严重的影响，本发明提出了一种基于侧墙工艺与Trimming工艺相结合的方法来实现减小纳米细线条LER的工艺方法。采用此方法制备出的氧化硅纳米尺度侧墙的LER会有明显的改善，从而在衬底材料上实现减小的纳米线条的LER目的，且此方法制备出的线条的宽度可由淀积侧墙的厚度与湿法Trimming氧化硅侧墙工艺精确控制到20纳米，如图(3)所示。从而在衬底材料上制备出优化LER纳米级的线条。

附图说明

图1(a)-(i)是本发明提出的一种基于侧墙工艺与Trimming工艺相结合的方法来实现减小纳米细线条LER的工艺流程示意图。