[发明专利]半导体存储器的数据输出电路和相关方法

权利要求书

1.一种半导体存储器的数据输出电路，包括：

多个全局线；

读出放大器模块，所述读出放大器模块被配置为在不同的定时将多个数据输出至所述多个全局线；

管线锁存器模块，所述管线锁存器模块被配置为在不同的定时锁存经由所述多个全局线传输的所述多个数据；以及

控制单元，所述控制单元被配置为利用地址信号对所述多个数据从所述读出放大器模块输出的定时和所述管线锁存器模块的锁存定时进行控制。

2.如权利要求1所述的数据输出电路，其中，所述读出放大器模块被配置为根据所述多个数据的顺序将所述多个数据分类为第一数据组和第二数据组，并在不同的定时将所述第一数据组和所述第二数据组输出至所述多个全局线。

3.如权利要求1所述的数据输出电路，其中，

所述读出放大器模块被配置为根据所述多个数据的顺序，将所述多个数据分类为第一数据组和第二数据组，

所述读出放大器模块包括被布置为序列的多个读出放大器，所述多个读出放大器包括第一组和第二组，所述第一组中的读出放大器与所述第二组中的读出放大器在所述序列中彼此交替，以及

所述第一组中的读出放大器和所述第二组中的读出放大器被配置为在不同的定时分别将所述第一数据组和所述第二数据组输出至所述多个全局线。

4.如权利要求1所述的数据输出电路，其中，

所述管线锁存器模块包括多个管线锁存器，以及

所述多个管线锁存器的每个被连接至彼此不相邻的全局线。

5.如权利要求1所述的数据输出电路，其中，

所述读出放大器模块被配置为根据所述多个数据的顺序，将所述多个数据分类为第一数据组和第二数据组，

所述管线锁存器模块包括被配置为接收所述多个数据的多个管线锁存器，以及

所述多个管线锁存器的一半和所述多个管线锁存器的另一半被配置为在不同的定时分别锁存所述第一数据组和所述第二数据组。

6.如权利要求1所述的数据输出电路，其中，所述控制单元被配置为响应于所述地址信号，使第一源信号和第二源信号旁通或延迟，来产生用于控制所述读出放大器模块的输出定时和所述管线锁存器模块的锁存定时的多个控制信号。

7.如权利要求6所述的数据输出电路，其中，所述第一源信号和所述第二源信号由读取命令产生。

8.一种半导体存储器的数据输出电路，包括：

读出放大器模块，所述读出放大器模块被配置为响应于具有不同激活定时的第一控制信号对，来读出第一数据组和第二数据组；

多个全局线，所述多个全局线被配置为传输所述读出放大器模块所读出的所述第一数据组和所述第二数据组；

管线锁存器模块，所述管线锁存器模块被配置为响应于具有不同激活定时的第二控制信号对，来锁存经由所述多个全局线传输的所述第一数据组和所述第二数据组；以及

控制单元，所述控制单元被配置为利用地址信号来产生所述第一控制信号对和所述第二控制信号对。

9.如权利要求8所述的数据输出电路，其中，根据数据的顺序来将多个数据分组，以将所述多个数据分类为所述第一数据组和所述第二数据组。

10.如权利要求8所述的数据输出电路，其中，

所述读出放大器包括被布置成序列的多个读出放大器，所述多个读出放大器包括第一组和第二组，所述第一组中的读出放大器与所述第二组中的读出放大器在所述序列中彼此交替，以及

所述第一组中的读出放大器被配置为响应于所述第一控制信号对中的一个信号来读出所述第一数据组；而所述第二组中的读出放大器被配置为响应于所述第一控制信号对中的另一个信号来读出所述第二数据组。

11.如权利要求8所述的数据输出电路，其中，

所述管线锁存器模块包括多个管线锁存器，以及

所述多个管线锁存器的每个被连接至彼此不相邻的全局线。

12.如权利要求8所述的数据输出电路，其中，

所述管线锁存器模块包括多个管线锁存器，以及

所述多个管线锁存器的一半被配置为响应于所述第二控制信号对中的一个信号来锁存所述第一数据组；而所述多个管线锁存器的另一半被配置为响应于所述第二控制信号对中的另一个信号来锁存所述第二数据组。