[发明专利]带有减小的栅极电阻的字线驱动器器件及其制造方法

说明书

技术领域

本发明涉及一种半导体器件，更具体的，本发明涉及一种带有减小的栅极电阻的字线驱动器器件及其制造方法。

背景技术

存储器电路的设计者已经开始关注用于制造金属氧化物半导体(MOS)晶体管的栅极的具有高介电常数的栅极介电材料(例如，如铪的金属)。随着晶体管尺寸的减小，栅极电阻成为了一个挑战。例如，20nm节点相对于28nm节点，栅极电阻增加了将近三倍。栅极电阻的增加是由于沟道长度减小造成的，例如减小到18nm。因为栅极延迟与电阻成正比，所以由于电阻的增加会使得宽定义氧化层(OD)晶体管会发生栅极延迟。定义氧化层指的是扩散区域(比如源极、漏极和互连)的定义。

栅极延迟的增加会导致电路(例如，静态随机存储器(SRAM)存储器电路中的字线驱动器)中时序性能变慢。可能是反相电路的字线驱动器可以具有高负载，而高负载需要大的物理器件。已知的字线驱动器具有较短的沟道长度和相对较宽的定义氧化层区域，该相对较宽的定义氧化层区域对应于字线驱动器的栅极和PMOS区域之间相对较长的距离。因为在PMOS区域里的多晶硅栅中会形成较大的寄生电阻，同时也会在栅极区域和PMOS区域之间的反相器的NMOS区域里的多晶硅栅中形成较大的寄生电阻，所以宽的定义氧化层区域对应于长的多晶硅栅，而长的多晶硅栅会导致栅极电阻的增加。随着OD区域宽度的增加(即，为了支持增加的负载而造成的栅极区域和PMOS区域之间的距离增加)，栅极电阻会增加，从而减慢了电路性能。

发明内容

针对背景技术中的缺陷，本发明提供了一种半导体器件，包括：

栅极导体，形成在基板上的氧化区域上面，所述栅极导体具有接触点；

第二导体，与所述接触点相连接，并且延伸穿过所述氧化区域，所述第二导体的电阻比所述栅极导体的电阻低；以及

第三导体，是字线导体；

其中所述第二导体设置为不与所述字线导体交叉。

根据本发明的半导体器件，进一步包括第四导体，能够与具有预设电压的电压节点相连接，其中所述第二导体和所述第四导体彼此形成在同一层内。

根据本发明的半导体器件，进一步包括第五导体和第六导体，彼此由相同材料形成，所述第五导体和所述第六导体形成在所述氧化区域上面的第一金属层，所述第五导体与所述第四导体通过第一通孔相连接。

根据本发明的半导体器件，其中所述字线导体与所述第六导体通过第二通孔相连接。

根据本发明的半导体器件，其中所述第二导体和所述字线导体形成在比第一层更高的第二层。

根据本发明的半导体器件，其中所述第二导体设置为以之字结构围绕所述字线导体。

根据本发明的半导体器件，其中所述第二导体设置成与所述字线导体的三条边相一致。

根据本发明的半导体器件，其中所述第二导体由铜形成。

根据本发明的半导体器件，其中所述第二导体形成在所述氧化区域中的所述栅极导体上的层间介电材料中。

根据本发明的另一方面，本发明还提供一种字线驱动器，包括：

包括第一导体的第一栅极接触点，；

NMOS晶体管，包括NMOS氧化区域，所述NMOS晶体管与所述栅极接触点相连接；

PMOS晶体管，包括PMOS氧化区域，所述PMOS晶体管与所述NMOS晶体管相连接；以及

通过各自是字线导体的第二导体和第三导体在所述NMOS晶体管和所述PMOS晶体管的各个漏极上提供字线，所述字线导体形成在与所述第一导体相同的金属层中；

其中所述第一导体延伸穿过所述NMOS氧化区域的宽度和所述PMOS氧化区域的宽度，并且设置为不与所述字线导体交叉。

根据本发明的字线驱动器，进一步包括在所述NMOS晶体管和所述PMOS晶体管之间的第二栅极接触点，所述第二栅极接触点与所述第一导体通过通孔连接。

根据本发明的字线驱动器，其中所述第一导体由铜形成。

根据本发明的字线驱动器，其中所述第一导体形成在所述NMOS氧化区域和PMOS氧化区域中的第四导体上面的层间介电材料中。

根据本发明的字线驱动器，其中所述NMOS晶体管包括能够与所述NMOS晶体管的源极上的参考电压相连接的第四导体，并且所述PMOS晶体管包括能够与所述PMOS晶体管的源极上的电源电压相连接的第五导体。

根据本发明的字线驱动器，其中所述第四导体和所述第五导体形成在与所述第一导体、所述第二导体、和所述第三导体相同的金属层中。