[发明专利]相变存储器制造方法有效
| 申请号: | 201010560261.0 | 申请日: | 2010-11-25 |
| 公开(公告)号: | CN102479921A | 公开(公告)日: | 2012-05-30 |
| 发明(设计)人: | 何有丰;涂火金 | 申请(专利权)人: | 中芯国际集成电路制造(北京)有限公司 |
| 主分类号: | H01L45/00 | 分类号: | H01L45/00;H01L21/822;H01L21/20;H01L27/24 |
| 代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 骆苏华 |
| 地址: | 100176 北京市*** | 国省代码: | 北京;11 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 相变 存储器 制造 方法 | ||
技术领域
本发明涉及半导体工艺,特别涉及相变存储器制造方法。
背景技术
具有如锗(Ge)、硒(Se)、碲(Sb)、铋(Bi)等元素构成的合金型固态相变材料,逐渐作为相变材料被用到半导体器件中。固态相变材料至少存在两种不同的固态状态。最极端的两种状态能够被简单地分为非晶态和结晶态。在这两种状态之间还有其他更不容易辨别的状态。非晶态具有无序的原子结构,表现为绝缘的电学性质;而结晶状态通常是多晶,表现出P型半导体那样的电学性质。固态相变材料的电阻率在非晶态和结晶态之间变化。
具体地说,当这种固态相变材料被加热时,就会从一种状态(例如非晶态)转变为第二种状态(例如结晶态)。状态之间的转变可以因受热不同而选择性地可逆,也就是说,固态相变材料可以被设定成一种电学状态并可以被复位。正如其他具有两种或更多种可辨别和可选择状态的材料一样,固态相变材料的两个稳定状态中的任一个都能被指定为逻辑1而另一个被指定为逻辑0。于是,固态相变材料就可以被用于存储器件,准确地说是非易失存储器。此外,利用结晶态和非晶态之间的中间状态所固有的电阻率变化,还可以制造多位存储元件。关于由固态相变材料所制造的相变存储器的结构可以参考公开号为CN1627547A的中国发明专利申请所公开的内容。
二极管由于单元尺寸上的优势,被认为是高密度相变随机存储器驱动管的不二之选。现有技术形成相变随机存储器中的二极管的步骤如图1至图4所示。首先如图1所示,提供衬底101,所述衬底包括外围区域A和存储区域B,外围区域A和存储区域B之间以隔离结构隔开,所述衬底101表面依次形成有n型掩埋层106,介质层103,所述介质层103内形成有通孔,并用多晶硅填充满所述通孔,形成多晶硅层104;接着,参考图2,形成暴露位于外围区域A的多晶硅层104的光刻胶层107,并以所述光刻胶层107为掩膜部分刻蚀所述多晶硅层104,并先、后采用离子注入的方法对外围区域A的多晶硅层104掺杂n型离子和p型离子,分别形成n型层109和p型层105,n型层109和p型层105依次堆叠在衬底101表面;因为外围区域A和存储区域B的二极管的掺杂浓度可能不同,所以如图3所示,形成暴露位于存储区域B的多晶硅层104的光刻胶层108,并以所述光刻胶层108为掩膜刻蚀所述多晶硅层104,并先、后用离子注入的方法对存储区域B的多晶硅层104掺杂n型离子和p型离子,分别形成n型层110和p型层111,n型层110和p型层111依次堆叠在衬底101表面;最后,参考图4,分别填充前述刻蚀步骤在外围区域A、存储区域B形成的通孔,在外围区域A形成电极层112,在存储区域B形成相变层113。
但是现有技术有如下缺点:
第一,在采用离子注入的方法先、后掺杂n型离子、p型离子形成二极管的过程中,离子会损伤多晶硅层104,从而会影响器件的性能;
第二,采用离子注入的方法掺杂,掺杂离子分布不均,以p型区域105为例,在靠近n型区域109和电极112的表面附近掺杂离子的浓度较小,而在p型区域105中间部位掺杂离子浓度较高,并且,在掺杂n型离子形成n型区域109的过程中,n型离子会分布在整个多晶硅层,所以在后续形成p型区域105的过程中,必须将n型区域部分反转才能够形成p型区域,从而增加了工艺难度;
第三,在用现有技术形成存储区域和外围区域的二极管的过程中,需要使用两层光刻胶掩膜板,做四次离子注入,从而增加工艺成本。
发明内容
本发明解决的问题是提供一种可以减小对多晶硅的损伤、并提高器件性能的相变存储器制造方法。
为解决上述问题,本发明所提供的相变存储器制造方法包括:提供衬底,所述衬底包括存储区域和外围区域;在所述衬底表面形成绝缘介质层,绝缘介质层内形成有第一通孔,所述第一通孔暴露衬底;在所述第一通孔所暴露衬底表面形成n型硅外延层,所述n型硅外延层的厚度小于所述第一通孔的深度;采用原位掺杂的方法在所述n型硅外延层表面形成p型硅外延层,n型硅外延层与p型硅外延层厚度之和小于第一通孔的深度;在位于外围区域的p型硅外延层表面形成电极层,在位于存储区域的p型硅外延层表面形成相变层。优选地,所述绝缘介质层的厚度是2000~9000埃。
优选地,在所述衬底的存储区域和外围区域表面形成n+型埋层。
优选地,所述n型硅外延层的形成方法是:在所述第一通孔所暴露的衬底表面形成硅外延层,所述硅外延层厚度小于第一通孔的深度;对包括所述硅外延层的衬底进行快速热退火处理,n+型埋层内的n型离子进入所述硅外延层,形成n型硅外延层。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(北京)有限公司,未经中芯国际集成电路制造(北京)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201010560261.0/2.html,转载请声明来源钻瓜专利网。
- 上一篇:冲击吸收结构
- 下一篇:POCT特定蛋白分析系统





