[发明专利]半导体存储器件和调整内部时钟与命令之间的时序的方法

权利要求书

1.一种在存储器件的减速模式下调整所述存储器件的内部时钟与命令之间的时序的方法，所述方法包括以下步骤：

在所述内部时钟的上升沿和下降沿处检测同步脉冲；和

根据检测结果来调整所述存储器件的所述内部时钟与所述命令之间的时序。

2.如权利要求1所述的方法，其中，所述同步脉冲具有与所述内部时钟的一个周期相对应的脉宽。

3.如权利要求1所述的方法，其中，在调整所述存储器件的所述内部时钟与所述命令之间的时序的步骤中，如果在所述内部时钟的上升沿处检测到所述同步脉冲的激活，则不延迟所述命令，而如果在所述内部时钟的上升沿处未检测到所述同步脉冲的激活且在所述内部时钟的下降沿处检测到所述同步脉冲的激活，则延迟所述命令以调整所述内部时钟与所述命令之间的时序。

4.如权利要求1所述的方法，其中，在调整所述内部时钟的时序的步骤中，

如果在所述内部时钟的上升沿处检测到所述同步脉冲的激活，则不调整所述内部时钟，以及

如果在所述内部时钟的上升沿处未检测到所述同步脉冲的激活且在所述内部时钟的下降沿处检测到所述同步脉冲的激活，则将反相的内部时钟用作所述内部时钟。

5.一种半导体存储器件，包括：

检测单元，所述检测单元被配置为在减速模式下所使用的内部时钟的上升沿和下降沿处检测同步脉冲；和

传送单元，所述传送单元被配置为将所述检测单元的检测结果传送至存储控制器。

6.如权利要求5所述的半导体存储器件，其中，所述同步脉冲具有与所述内部时钟的一个周期相对应的脉宽。

7.如权利要求5所述的半导体存储器件，其中，所述检测单元包括双边沿计数器。

8.如权利要求6所述的半导体存储器件，其中，所述传送单元包括：

运算部，所述运算部被配置为对所述检测单元的检测结果执行逻辑运算；和

输出部，所述输出部被配置为将所述运算部的运算结果输出至所述存储控制器。

9.如权利要求8所述的半导体存储器件，其中，所述运算部被配置为：如果在所述内部时钟的上升沿处检测到所述同步脉冲的激活，则产生包含当前内部时钟为可用的信息的运算结果，而如果在所述内部时钟的上升沿处未检测到所述同步脉冲的激活且在所述内部时钟的下降沿处检测到所述同步脉冲的激活，则产生延迟所述命令的运算结果。

10.如权利要求9所述的半导体存储器件，其中，所述运算部被配置为：如果在所述内部时钟的上升沿和下降沿处均未检测到所述同步脉冲的激活，则产生包含指示所述同步脉冲的检测失败的信息的运算结果。

11.一种存储系统，包括：

存储器件，所述存储器件包括被配置为在减速模式下所使用的内部时钟的上升沿和下降沿处检测同步脉冲的检测单元和被配置为传送所述检测单元的检测结果的传送单元；和

存储控制器，所述存储控制器被配置为响应于从所述存储器件的所述传送单元传送的检测结果，来调整所述存储器件的内部时钟与要施加至所述存储器件的命令之间的时序。

12.如权利要求11所述的存储系统，其中，所述同步脉冲具有与所述内部时钟的一个周期相对应的脉宽。

13.如权利要求12所述的存储系统，其中，所述传送单元包括：

运算部，所述运算部被配置为对所述检测单元的检测结果执行逻辑运算；和

输出部，所述输出部被配置为将所述运算部的运算结果输出至所述存储控制器。

14.如权利要求13所述的存储系统，其中，所述运算部被配置为：如果在所述内部时钟的上升沿处检测到所述同步脉冲的激活，则产生包含当前内部时钟为可用的信息的运算结果，而如果在所述内部时钟的上升沿处未检测到所述同步脉冲的激活且在所述内部时钟的下降沿处检测到所述同步脉冲的激活，则产生用于延迟所述命令的运算结果。

15.如权利要求14所述的存储系统，其中，所述运算部被配置为如果在所述内部时钟的上升沿和下降沿处均未检测到所述同步脉冲的激活，则产生包含指示所述同步脉冲的检测失败的信息的运算结果。