[发明专利]沟槽隔离结构及其形成方法

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及一种沟槽隔离结构及其形成方法。

背景技术

随着半导体工艺进入深亚微米时代，注入MOS晶体管等半导体器件的有源区(active area)之间大多采用浅沟槽隔离结构(STI)进行隔离。其具体形成工艺主要包括：在半导体基底上通过刻蚀等工艺形成浅沟槽，所述浅沟槽用于隔离半导体基底上的有源区；之后，在所述浅沟槽中填充介质材料，所述介质材料填满所述浅沟槽并覆盖在半导体基底的表面上；最后，对所述介质材料进行平坦化，至暴露出所述半导体基底的表面，所述平坦化的方法可以是化学机械抛光。在形成所述浅沟槽隔离结构之后，可以在浅沟槽隔离结构之间的有源区上形成MOS晶体管等半导体器件。

图1示出了现有技术形成的浅沟槽隔离结构，包括：半导体基底10；形成于所述半导体基底10中的浅沟槽，所述浅沟槽中填充有介质层11，在所述浅沟槽之间的半导体基底10中还包括有源区，所述有源区中形成有半导体器件，如包括栅极结构、源区和漏区的MOS晶体管。但是，由于平坦化工艺以及平坦化之后的清洗工艺等后续步骤的影响，现有技术的浅沟槽隔离结构中，介质层11的表面和相邻的半导体基底10的表面之间会形成有向下的凹陷区，称为边沟(Divot)12，边沟容易导致漏电流等问题，影响半导体器件的性能。而且随着器件尺寸的不断减小，边沟的尺寸相对于形成在浅沟槽隔离结构之间的半导体器件的尺寸显得越来越大，对半导体器件性能的影响也越来越严重。

发明内容

本发明解决的问题是提供一种隔离沟槽结构及其形成方法，减小边沟的尺寸，改善器件性能。

为解决上述问题，本发明提供了一种隔离沟槽结构，包括：

半导体基底；

第一沟槽，内嵌于所述半导体基底中，所述第一沟槽中填满第一介质层；

第二沟槽，形成于所述半导体基底的表面且与所述第一沟槽相接，其中填满第二介质层，所述第二介质层的表面与所述半导体基底的表面齐平，所述第二沟槽的宽度小于所述第一沟槽的宽度。

可选的，所述半导体基底为硅衬底、锗硅衬底、III-V族元素化合物衬底、碳化硅衬底或其叠层结构，或绝缘体上硅结构，或金刚石衬底。

可选的，所述半导体基底包括第一半导体基底和位于其上的外延层，所述第一沟槽形成于所述第一半导体基底中，所述第二沟槽形成于所述外延层中。

可选的，所述外延层的厚度小于100nm。

为解决上述问题，本发明提供了一种隔离沟槽结构的形成方法，包括：

提供第一半导体基底，所述第一半导体基底具有相对的第一表面和第二表面，所述第一表面上形成有第一沟槽，所述第一沟槽中填满第一介质层；

在所述第一半导体基底的第二表面上形成第二沟槽，所述第二沟槽的底部暴露出所述第一介质层，所述第二沟槽的宽度小于所述第一沟槽的宽度；

在所述第二沟槽中填充第二介质层，所述第二介质层的表面与所述第二表面齐平。

可选的，所述第一介质层还覆盖所述第一表面，所述沟槽隔离结构的形成方法还包括：提供第二半导体基底，所述第二半导体基底的表面形成有第三介质层；将所述第一介质层和第三介质层键合。

可选的，所述第一半导体基底为硅衬底、锗硅衬底、III-V族元素化合物衬底、碳化硅衬底或其叠层结构，或金刚石衬底。

可选的，所述第二沟槽的深度小于100nm。

为解决上述问题，本发明提供了一种隔离沟槽结构的形成方法，包括：

提供半导体基底，所述半导体基底的表面上形成有第一沟槽，所述第一沟槽中填充有第一介质层；

在所述半导体基底上形成外延层，覆盖所述半导体基底和第一介质层；

在所述外延层中形成第二沟槽，所述第二沟槽的宽度小于所述第一沟槽的宽度，其底部暴露出所述第一介质层；

在所述第二沟槽中填充第二介质层，所述第二介质层的表面与所述外延层的表面齐平。

可选的，所述第一半导体基底为硅衬底、锗硅衬底、III-V族元素化合物衬底、碳化硅衬底或其叠层结构，或绝缘体上硅结构，或金刚石衬底。

可选的，所述外延层的材料为硅、碳化硅、锗硅、III-V族元素化合物或其组合。

可选的，所述外延层的厚度小于100nm。

与现有技术相比，本发明具有以下优点：