[发明专利]沟槽隔离结构及其形成方法有效
申请号: | 201010552318.2 | 申请日: | 2010-11-19 |
公开(公告)号: | CN102468213A | 公开(公告)日: | 2012-05-23 |
发明(设计)人: | 钟汇才;梁擎擎;尹海洲 | 申请(专利权)人: | 中国科学院微电子研究所 |
主分类号: | H01L21/762 | 分类号: | H01L21/762;H01L29/06 |
代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 骆苏华 |
地址: | 100029 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 沟槽 隔离 结构 及其 形成 方法 | ||
1.一种沟槽隔离结构,其特征在于,包括:
半导体基底;
第一沟槽,内嵌于所述半导体基底中,所述第一沟槽中填满第一介质层;
第二沟槽,形成于所述半导体基底的表面且与所述第一沟槽相接,其中填满第二介质层,所述第二介质层的表面与所述半导体基底的表面齐平,所述第二沟槽的宽度小于所述第一沟槽的宽度。
2.根据权利要求1所述的沟槽隔离结构,其特征在于,所述半导体基底为硅衬底、锗硅衬底、III-V族元素化合物衬底、碳化硅衬底或其叠层结构,或绝缘体上硅结构,或金刚石衬底。
3.根据权利要求1所述的沟槽隔离结构,其特征在于,所述半导体基底包括第一半导体基底和位于其上的外延层,所述第一沟槽形成于所述第一半导体基底中,所述第二沟槽形成于所述外延层中。
4.根据权利要求3所述的沟槽隔离结构,其特征在于,所述外延层的厚度小于100nm。
5.一种沟槽隔离结构的形成方法,其特征在于,包括:
提供第一半导体基底,所述第一半导体基底具有相对的第一表面和第二表面,所述第一表面上形成有第一沟槽,所述第一沟槽中填满第一介质层;
在所述第一半导体基底的第二表面上形成第二沟槽,所述第二沟槽的底部暴露出所述第一介质层,所述第二沟槽的宽度小于所述第一沟槽的宽度;
在所述第二沟槽中填充第二介质层,所述第二介质层的表面与所述第二表面齐平。
6.根据权利要求5所述的沟槽隔离结构的形成方法,其特征在于,所述第一介质层还覆盖所述第一表面,所述沟槽隔离结构的形成方法还包括:提供第二半导体基底,所述第二半导体基底的表面形成有第三介质层;将所述第一介质层和第三介质层键合。
7.根据权利要求5所述的沟槽隔离结构的形成方法,其特征在于,所述第一半导体基底为硅衬底、锗硅衬底、III-V族元素化合物衬底、碳化硅衬底或其叠层结构,或金刚石衬底。
8.根据权利要求5所述的沟槽隔离结构的形成方法,其特征在于,所述第二沟槽的深度小于100nm。
9.一种沟槽隔离结构的形成方法,其特征在于,包括:
提供半导体基底,所述半导体基底的表面上形成有第一沟槽,所述第一沟槽中填充有第一介质层;
在所述半导体基底上形成外延层,覆盖所述半导体基底和第一介质层;
在所述外延层中形成第二沟槽,所述第二沟槽的宽度小于所述第一沟槽的宽度,其底部暴露出所述第一介质层;
在所述第二沟槽中填充第二介质层,所述第二介质层的表面与所述外延层的表面齐平。
10.根据权利要求9所述的沟槽隔离结构的形成方法,其特征在于,所述第一半导体基底为硅衬底、锗硅衬底、III-V族元素化合物衬底、碳化硅衬底或其叠层结构,或绝缘体上硅结构,或金刚石衬底。
11.根据权利要求9所述的沟槽隔离结构的形成方法,其特征在于,所述外延层的材料为硅、碳化硅、锗硅、III-V族元素化合物或其组合。
12.根据权利要求9所述的沟槽隔离结构的形成方法,其特征在于,所述外延层的厚度小于100nm。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所,未经中国科学院微电子研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201010552318.2/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造