[发明专利]可编程50%占空比分频器

说明书

技术领域

本发明主要涉及到锁相环等需要对时钟进行分频处理的集成电路设计领域，特指一种可编程50%占空比分频器。

背景技术

可编程分频器广泛应用于对时钟进行分频处理的集成电路中，是频率综合锁相环中的关键模块之一。如图1所示，在频率综合锁相环中通过对压控振荡器（VCO）输出的时钟信号进行分频，然后与参考信号进行鉴频鉴相，使分频后的时钟与参考时钟在频率和相位上完全对齐，从而实现频率综合与锁相的功能。通常锁相环的输出时钟需要进行小数倍频，这就需要将VCO的输出时钟经过后分频器进行分频，以达到需要的频率。在实际的应用中，锁相环的输出时钟频率与参考时钟频率的倍频关系会根据应用进行调整，这种倍频关系可调整功能必须通过调整锁相环中可编程分频器的分频比来实现。

分频器的核心模块为计数器，分频的基本原理为：对于一个N分频的分频器，首先对输入时钟周期进行计数，当计数值达到N后，在输出端产生一个时钟，这样就保证了分频器输出时钟频率为输入时钟频率的N分之一。可编程分频器的分频原理与上述分频原理相同，只是在计数时，计数器的计数值可以通过编程进行控制，可编程分频器根据计数控制端给定的编码值进行计数，给定的编码值不同，则计数值不同。对于分频器的输出时钟，占空比是一个非常重要的性能参数，通常基本的分频器输出时钟的占空比通过判断计数器的计数值来控制，在N个原始时钟周期中，如果输出时钟在第M个原始时钟时电平发生跳变，则输出时钟的占空比为M/N。这样，对于偶数分频比，M等于N/2时,占空比为50%，对于奇数分频比，N/2为小数，M只能为N/2±1/2。所以对于基本的分频器在奇数分频时，其输出时钟的占空比不等于50%，分频比越小，占空比越差，在三分频时，其占空比最差，仅为33%或66%。在奇数分频时，要实现50%占空比时钟输出就需要改变计数器的结构，或者增加辅助电路。目前主要的方法可以分为两种：一种是模拟的方法，通过比较分频器输出时钟高低电平的宽度差，产生反馈信号对时钟的高低电平比例进行调节，从而达到50%的占空比。其实现通常为让时钟高低电平分别控制相同大小的电流，对电容进行充放电，将电容的输出电压反馈到占空比调整单元调整时钟的占空比，当电容上的电压稳定后，电容的充放电达到平衡，因为高低电平控制的充放电电流大小相等，所以保证了稳定后时钟的高低电平的宽度相等；另一种是数字的方法，其原理为采用一个可以计0.5周期的小数计数器，让输出时钟的电平在N/2±1/2个原始时钟周期处发生跳变，从而保证了输出时钟的高低电平宽度相等。对于模拟的方法，在比较输出时钟的高低电平差时需要电容，而在集成电路中实现电容的代价一般都比较大，这样将直接增加芯片的面积，而且模拟的方法在输出频率较高时其调节的精度有限。对于数字的方法，需要设计0.5周期的小数计数器，限制了分频器的工作频率，增加了计数器的设计难度，对于可编程分频器，其必然会降低可编程分频器分频系数的调节范围。

发明内容

本发明解决的问题在于：针对现有技术存在的问题，本发明提供一种代价小、易实现、广泛适用于目前已有的基本可编程分频器结构的可编程50%占空比分频器。