[发明专利]可编程50%占空比分频器

权利要求书

1.一种可编程50%占空比分频器，其特征在于：基本可编程分频器、采样电路、D触发器、延时缓冲链、奇偶判定电路、二选一多路选择器，其中基本可编程分频器的时钟输入端连接到输入时钟(CLKIN)，分频比控制端连接到分频比控制信号    (C[0：N])，采样电路的数据输入端连接到基本可编程分频器的输出端，时钟输入端连接到输入时钟(CLKIN)，延时缓冲链的输入端连接到输入时钟(CLKIN)，D触发器的复位端与数据输入端连接到采样电路的输出端，D触发器的时钟输入端连接到延时缓冲链的输出端，奇偶判定电路的输入连接到分频比控制信号(C[0：N])，二选一多路选择器的选择输入端连接到奇偶判断电路的输出端，二选一多路选择器的两个选通输入端分别连接到基本可编程分频器的输出端与D触发器的输出端。

2.根据权利要求1所述的可编程50%占空比分频器，其中输入时钟(CLKIN)的占空比为50%，当分频比为偶数分频时，基本可编程分频器的输出时钟的占空比为50%，当分频比为奇数时，基本可编程分频器的输出时钟的高低电平相差一个输入时钟周期宽度，采样电路与D触发器的触发沿相反，基本可编程分频器输出的低频时钟经过采样电路采样，与延时缓冲链输出的高频时钟的边沿对齐，采样电路输出的低频时钟经过D触发器消除高低电平的宽度差后，得到50%占空比时钟，奇偶判定电路判断基本可编程分频器的分频比，如分频比为偶数，则控制二选一多路选择器选通基本可编程分频器输出的低频时钟作为输出时钟(CLKOUT)，如果分频比为奇数，则控制二选一多路选择器选通D触发器输出的低频时钟作为输出时钟(CLKOUT)。