[发明专利]平坦化基底的方法

说明书

技术领域

本发明涉及一种平坦化工艺，特别涉及一种在化学机械研磨之后，使用团簇离子束(cluster ion beam，简称CIB)进行基底平坦化的方法。

背景技术

半导体集成电路工业已经历快速的成长。集成电路(IC)材料技术上的改进已制作出好几世代的集成电路，其中每个世代均较前一世代复杂。然而，上述的发展均使IC的工艺与制造变得更为复杂，因此，IC工艺也需要有相对应的进展，以实现先进的集成电路。

在集成电路发展的过程中，功能密度(亦即每芯片区域的内连线元件的数量)增加，而几何尺寸(亦即使用半导体工艺能制作出的构件或线)缩小。此微缩工艺一般经由增加产率和减少相关成本得到益处。上述的微缩亦需要用来制作具有极小尺寸和几何变化的IC元件的各种工艺。对于先进的工艺技术，基底的平坦化使微小元件可进行图案化。传统的工艺技术可能于基底上留下具有变动步阶高度(step height)和不需要的薄膜。这些变动步阶高度和不需要的残留薄膜造成粗劣的图案化和良率的降低。在以下内文中将揭示本发明。

发明内容

为克服现有技术中的缺陷，本发明提供一种平坦化基底的方法，包括：沉积一第一层于一基底上，基底于一表面具有元件图样，元件图样的轮廓使沉积于基底上的第一层有一第一表面轮廓；使用化学机械研磨工艺从基底移除部分的第一层，以减少第一表面轮廓；使用化学机械研磨工艺从基底移除部分的第一层后，收集基底一第二表面轮廓的数据；并于元件图样上方的剩余的部分第一层上进行一气体团簇离子束(gas cluster ion beam，GCIB)蚀刻，其通过使用收集到的基底的第二表面轮廓的数据，决定第一层在不同的位置要蚀刻多少量，使气体团簇离子束(GCIB)蚀刻减少第二表面轮廓，且改善基底的平坦度。

本发明提供一种平坦化基底的方法，包括：沉积一第一介电层于一基底上，基底在一表面上具有栅极结构；在沉积第一介电层之后，沉积一第二介电层于基底上，其中栅极结构的轮廓使沉积于基底上的第一介电层和第二介电层产生一第一表面轮廓；使用化学机械研磨工艺从基底移除部分的第二介电层，以减少第一表面轮廓；使用化学机械研磨工艺从基底移除部分的第二介电层后，收集基底的一第二表面轮廓的数据；并于栅极结构上方的剩余的部分第一介电层和第二介电层上进行至少一次气体团簇离子束(GCIB)蚀刻，其使用收集到的基底的第二表面轮廓的数据，决定第二介电层和第一介电层在不同的位置要蚀刻多少量，使至少一次气体团簇离子束(GCIB)蚀刻减少第二表面轮廓和改善基底的平坦度。

本发明改善平坦度，符合先进工艺技术的需求。

为让本发明的上述目的、特征及优点能更明显易懂，下文特举一优选实施例，并配合附图，作详细说明如下。

附图说明

图1A显示本发明一些实施例基底上的元件区域。

图1B显示本发明一些实施例在化学机械平坦化工艺之后图1A的元件区。

图1C显示本发明一些实施例研磨不足的沟槽的填充层。

图1D显示本发明一些实施例过度研磨的沟槽的填充层。

图1E显示本发明一些实施例在不同沟槽产生不同填充层厚度，使形成的取代栅极(replacement gate，简称RPG)具有不同的高度。

图1F显示本发明一些实施例以化学机械研磨工艺进行平坦化，直到暴露一些栅极结构的层间介电层。

图2A显示本发明一些实施例气体团簇撞击基底表面。

图2B显示本发明一些实施例在气体团簇离子束(GCIB)蚀刻移除表面轮廓之前和之后的基底。

图3A显示本发明一些实施例在填充层以化学机械研磨工艺进行平坦化之前和之后具有沟槽的基底。

图3B显示本发明一些实施例气体团簇离子束(GCIB)蚀刻后的基底。

图3C显示本发明一些实施例形成浅沟槽隔离结构的流程图。

图4A显示本发明一些实施例具有两个栅极结构的元件区的剖面图。

图4B显示本发明一些实施例在进行化学机械研磨工艺后的图4A的基底。

图4C显示本发明一些实施例在进行气体团簇离子束(GCIB)蚀刻后的图4B的基底。

图5A显示本发明一些实施例一基底上的元件区。

图5B显示本发明一些实施例在进行化学机械研磨工艺和气体团簇离子束(GCIB)蚀刻后基底上的元件区。

其中，附图标记说明如下：

100～元件区域；101～基底；

102～浅沟槽；103～浅沟槽；