[发明专利]半导体结构的制造方法

说明书

技术领域

本发明涉及半导体技术领域，更为具体的，本发明涉及一种半导体结构的制造方法。

背景技术

随着互补金属氧化物半导体(CMOS，Complementary Metal OxideSemiconductor)工艺节点降低到45nm甚至更小，其器件形态，例如后段制程中金属导线沟槽的刻蚀，很难通过传统的方法控制。在干法刻蚀工艺中，为了得到更好的低介电常数材料刻蚀选择性，常常利用厚度为200纳米左右的氮化钛作为硬质幕罩层，通过干法刻蚀方法形成半导体器件的金属导线沟槽。

通常情况下，湿法清洗很难在不影响半导体衬底中超低介电常数材料的介电常数值的情况下，去除氮化钛、SiCOH以及铜或钨等干法刻蚀过程中的刻蚀残留物，而这些残留物直接影响着后续工艺中铜金属互连线的形成。利用主要成分为氟化物、胺、H₂O₂和去离子水的HCX1206-1溶剂可以很好的解决这个问题，它能够有效的去除在干法刻蚀半导体器件金属导线沟槽过程中产生的刻蚀残留物。由于HCX1206-1溶剂对氮化钛硬质掩模的刻蚀率为零，因此在整个刻蚀残留物的去除过程中对氮化钛硬掩模层下的超低介电常数层间介质层的介电常数影响很小。

在现有制作半导体结构的工艺中，通常在以氮化钛硬掩模层刻蚀出金属导线沟槽和在氮气中对半导体进行退火后直接进行阻挡层、籽晶层的沉积以及电镀铜金属互连线。然而，随着CMOS器件的工艺节点下降到40nm甚至是32nm，半导体器件的金属导线沟槽也会相应的变小。此时，在干法刻蚀过程中形成硬掩模层会增加金属导线沟槽的深宽比，这将对后续工艺中阻挡层和籽晶层的沉积产生较大的影响，导致在金属导线沟槽开口处沉积的阻挡层和籽晶层凸起，进而影响后续铜电镀工艺，产生电镀空洞。

在公开号为CN1449015A的中国专利，公开了更多通过改善半导体结构中阻挡层和籽晶层的沉积工艺来改善铜电镀空洞的方法。但是这种通过减薄阻挡层和籽晶层的厚度来改善阻挡层和籽晶层厚度差异方法又会因为覆盖层的品质不佳，在沉积时产生不连续的点，导致在后续铜电镀工艺中形成电镀空洞。

因此，需要提供一种新的半导体结构的制造方法，来减小半导体器件的金属导线沟槽的深宽比，防止在后续铜电镀工艺中产生空洞。

发明内容

本发明解决的问题是提供了一种半导体结构的制造方法，通过减小半导体器件金属导线沟槽的深宽比，防止制作铜金属互连线时产生电镀空洞。

本发明提供的半导体结构的制造方法，基本步骤包括：提供半导体衬底，所述半导体衬底上具有暴露出插塞金属导线沟槽，所述金属导线沟槽两侧的半导体衬底上覆盖有氮化硅硬掩模层；在半导体衬底上涂布光刻胶，所述光刻胶填满半导体衬底中的金属导线沟槽并完全覆盖半导体衬底表面上的硬掩模层；去除氮化钛硬掩模层上的光刻胶，保留金属导线沟槽中光刻胶；去除氮化钛硬掩模层；去除金属导线沟槽中的光刻胶。

可选的，所述金属导线沟槽采用干法刻蚀形成，干法刻蚀后的刻蚀残留物利用包含有氟化物、胺、H₂O₂和去离子水的HCX1206-1溶剂去除。

可选的，所述涂布光刻胶采用旋涂方法。所述涂布光刻胶时间范围为10秒到20秒，光刻胶涂布机的转速为100转每分钟至1400转每分钟。

可选的，所述光刻胶在氮化钛硬掩模层上的厚度小于500埃。

可选的，所述氮化钛硬掩模层上光刻胶采用饱和臭氧含量的去离子水去除。

可选的，所述饱和臭氧含量的去离子水包含有臭氧和去离子水，其中臭氧与去离子水的质量比为10ppm至20ppm，饱和臭氧含量的去离子水的作用时间为1至2分钟。

可选的，所述氮化钛硬掩模层采用SC1溶液去除。

可选的，所述SC1溶液温度范围为50至60摄氏度，SC1溶液中NH₄OH∶H₂O₂∶H₂O的体积比为1∶1∶5至1∶1∶30。

可选的，所述金属导线沟槽中的光刻胶采用单乙基醚丙二醇或丙二醇单甲醚乙酸酯去除。

可选的，在采用单乙基醚丙二醇或丙二醇单甲醚乙酸酯去除金属导线沟槽中的光刻胶时，旋转所述半导体衬底，转速为300至500转每分钟，旋转时间为20秒至50秒。

可选的，去除金属导线沟槽中的光刻胶之后还包括在氮气中对半导体衬底进行退火。

可选的，所述氮气退火的温度范围为280至320摄氏度，时间范围为8至15分钟。