[发明专利]高耐压半导体装置

说明书

技术领域

本发明涉及高耐压半导体装置，特别涉及在单一的半导体衬底内形成IGBT或功率MOSFET和回流二极管的高耐压半导体装置。

背景技术

近几年来，从节能的观点出发，反相器电路得到广泛使用。反相器电路控制家电制品或产业用电力装置等的电力。通过装入反相器电路的功率半导体器件，反相器电路切换电压或电流的接通和断开。所谓“功率半导体器件”，是IGBT(Insulated Gate Bipolar Transistor)或功率MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)等。

反相器电路驱动感应电动机等感应性负载。感应性负载产生反电动势。在反相器电路中，需要回流二极管(Free Wheel Diode)。回流二极管使电流朝着与反电动势产生的IGBT等的主电流相反的方向流动。

在一般的反相器电路中，IGBT等和回流二极管作为独立部件反并联地连接。为了实现反相器装置的小型轻量化，开发出使IGBT等和回流二极管单芯片化(一体化)的高耐压半导体装置(参照日本特开平04-192366号公报、日本特开2004-363328号公报、日本特开2007-227982号公报、美国专利申请公开第2009/0140289号说明书)。在单芯片化的高耐压半导体装置中，例如在半导体衬底的背面侧，形成IGBT的集电极区域及回流二极管的负极区域。

如果IGBT的集电极区域和回流二极管的负极区域在半导体衬底的背面侧中没有分开足够的距离，就会产生迅速复原(snap back)现象。而如果IGBT的集电极区域和回流二极管的负极区域在半导体衬底的背面侧中分开足够的距离，则会使IGBT的集电极区域的有效面积减少，或者使芯片面积增大。若IGBT的集电极区域的有效面积减少，则高耐压半导体装置的性能就会下降。而芯片面积增大，则高耐压半导体装置的制造费用就会上升。

为了避免高耐压半导体装置的性能下降及制造费用上升，而使IGBT的集电极区域和回流二极管的负极区域在半导体衬底的背面侧中不离开足够的距离地形成。这时，在IGBT的集电极区域和回流二极管的负极区域之间，形成埋设了绝缘体的沟槽等的分离部，从而抑制产生迅速复原现象。可是，为了形成埋设了绝缘体的沟槽等的分离部，必须在半导体衬底的厚度方向形成较深的槽。结果导致高耐压半导体装置的制造费用上升。

发明内容

本发明的目的在于提供在单一的半导体衬底内形成IGBT或功率MOSFET和回流二极管的、能够抑制产生迅速复原现象的高耐压半导体装置。

根据本发明的第1方面的高耐压半导体装置，具备半导体衬底、第1半导体区域、第2半导体区域、第3半导体区域、第4半导体区域、电场缓冲部、控制电极、第1主电极、第2主电极、第3主电极及连接部。所述半导体衬底，是第1导电型，且具有第1及第2主表面。所述第1半导体区域，是第2导电型，且在所述半导体衬底的所述第1主表面形成，在所述第1主表面中被所述半导体衬底围住。所述第2半导体区域，是第1导电型，且在所述第1主表面形成，在与所述半导体衬底之间，夹住所述第1半导体区域。所述第3半导体区域，是第1导电型，且与所述半导体衬底的端面邻接，从所述第1主表面朝着所述第2主表面，以不贯通所述半导体衬底的深度形成。所述第4半导体区域，是第2导电型，且在所述半导体衬底的所述第2主表面形成。所述电场缓冲部是环状，在所述半导体衬底的所述第1主表面形成，在所述第1主表面中，围住所述第1半导体区域。所述控制电极，隔着绝缘膜与被所述半导体衬底和所述第2半导体区域夹住的所述第1半导体区域中的沟槽区域对置形成。所述第1主电极，与所述第1半导体区域及所述第2半导体区域这两者接触地形成。所述第2主电极，与所述第4半导体区域接触地形成。所述第3主电极，与所述第3半导体区域接触地形成。所述连接部，将所述第2及所述第3主电极电连接。所述第1半导体区域和所述第3半导体区域之间的电阻，大于所述第1半导体区域和所述第4半导体区域之间的电阻。