[发明专利]集成电路结构

说明书

技术领域

本发明涉及一种集成电路元件的制造工艺，特别是涉及一种具有后钝化内连线的集成电路元件。

背景技术

现有的集成电路是由横向排列的百万个有源元件如晶体管及电容所组成。这些元件在初步制造工艺中彼此绝缘，但在后段制造工艺中将以内连线连接元件以形成功能电路。一般的内连线结构包含横向内连线如金属线路，与垂直内连线如通孔与接点。现有的集成电路其性能与密度的上限取决于内连线。集成电路可含有钝化层，以保护其下的层状结构不受湿气、污染物、或其他劣化或损伤集成电路的状况影响。目前广泛采用的晶片等级的裸片尺寸封装(WLCSP)具有成本低廉与工艺简单等优点。在一般的晶片等级的裸片尺寸封装中，在金属化层上形成内连线结构后，接着形成凸块下冶金(UBM)层，以及固定焊球。在后钝化内连线(PPI)工艺中，连接至集成电路的接点区的接点焊盘与其他导体，是形成于钝化层的顶部上。后钝化内连线可将集成电路的连线重新布线，以接触封装结构。一般来说，氮化硅或聚酰亚胺可避免铜组成的后钝化内连线氧化，但需额外的图案化步骤(比如蚀刻工艺)以利后续凸块工艺。由于聚酰亚胺涂布工艺中无法进行去氧化步骤，因此必需考虑铜电镀工艺到聚酰亚胺涂布工艺之间的留置时间(Q-time)。

发明内容

为克服现有技术的缺陷，本发明一实施例提供一种集成电路结构，包括半导体基板；钝化层，位于半导体基板上；高分子层，位于钝化层上；内连线线路，形成于钝化层与高分子层之间；以及保护层，形成于内连线线路与高分子层之间；其中保护层为含铜材料层，且包括III族元素、IV族元素、或V族元素中至少一个。

本发明另一实施例提供一种集成电路结构，包括半导体基板，包括接触区；钝化层，位于半导体基板上，且钝化层具有开口露出部分接触区；铜线路位于部分钝化层上，且填入开口以电性连接至接触区；以及保护层，形成于铜连线的表面上；其中保护层为含铜材料层，且包括III族元素、IV族元素、或V族元素中至少一个。

本发明可避免后钝化内连线氧化而在后续凸块工艺不需额外蚀刻步骤。

附图说明

图1A至图1C是本发明一实施例中，PPI工艺的剖视图；

图1D至图1H是本发明一实施例中，在PPI线路上进行凸块工艺的剖视图；

图2A至图2C是本发明一实施例中，在PPI线路上进行凸块工艺的剖视图；以及

图3A至图3C是本发明一实施例中，在PPI线路上进行凸块工艺的剖视图。

【主要附图标记说明】

10～基板；

12～接点区；

14～钝化层；

15、27、32～开口；

16～黏着层；

18～晶种层；

20～层状结构；

22～后钝化内连线线路；

24、36～保护层；

26～高分子层；

28～凸块下冶金层；

28a～保留的凸块下冶金层；

30～掩模层；

34～铜层；

34P～铜柱；

35、35a、35b～凸块结构；

38～盖层；

40～焊料层。

具体实施方式

在下述说明中，多种特例会先置前以利本领域普通技术人员对本发明有全面性的了解。然而本领域普通技术人员应理解，实际上的操作并不需完全符合这些特例。在某些例子中，不会详细地描述本领域熟知的结构与工艺，以避免不必要地模糊公开内容。

在下述说明中，“一实施例”指的是特定特征、结构、或至少一实施例中包含的实施例所连结的结构。因此，不同段落中的“一实施例”指的不一定是同一实施例。此外，一或多个实施例中的特定特征、结构、或特点可由任何合适形式组合。可以理解的是，下述图示并非依比例示出，仅用以方便说明而已。

图1A至图1C是本发明一实施例中，PPI工艺的剖视图。

如图1A所示的实施例中，用以形成后钝化内连线的基板10可为半导体集成电路产业常用的半导体基板，在半导体基板之上或之中可形成集成电路。半导体基板的定义可为任何半导体材料组成，包含但不限于基体硅、半导体晶片、绝缘层上硅(SOI)基板、或硅锗基板。半导体材料也可含有III、IV、或V族元素。这里所指的集成电路为具有多个独立电路单元的电子电路，而电路单元可为晶体管、二极管、电阻、电容、电感、及其他有源或无源半导体元件。