[发明专利]形成双镶嵌结构的方法、半导体器件

说明书

技术领域

本发明涉及半导体技术领域，尤其涉及形成双镶嵌结构的方法以及半导体器件。

背景技术

随着半导体技术的发展，集成电路的集成度越来越高，器件的特征尺寸(CD)越来越小，为了减小器件的RC(电阻电容)延迟，使用的介质层的材料越来越向低k(介电常数)材料方向发展。

现有技术中，在低k介质层中形成双镶嵌结构的方法为：

参考图1a，提供基底10，在该基底10上形成有第一介质层11，第一介质层11的材料为SiOCH(碳氧化硅)，在该第一介质层11中形成有铜互连结构111，该铜互连结构为双镶嵌结构，也可以为其他的互连结构，图中只是示意性，并没有给出完整的互连结构。

参考图1b，形成铜互连结构111后，继续在铜互连结构111上层形成互连结构时，由于铜容易扩散至介质层中影响器件的性能，因此，在第一介质层11上形成扩散阻挡层12，覆盖铜互连结构111，防止铜扩散至之后形成的第二介质层13(结合参考图1c)中。其中，扩散阻挡层12的材料为掺氮碳化硅，其包括两层：第一掺氮碳化硅层121和第二掺氮碳化硅层122，第一掺氮碳化硅层121形成于第一介质层11上，第二掺氮碳化硅层122形成于所述第一掺氮碳化硅层121上。第一掺氮碳化硅层121的含碳量小于第二掺氮碳化硅层122的含碳量，采用含碳量较小的第一掺氮碳化硅层121的目的是为了使扩散阻挡层12与第一介质层11具有较好的粘附性。

参考图1c，之后，在第二掺氮碳化硅层122上形成第二介质层13，该第二介质层13的材料为SiOCH，其为低k材料。形成第二介质层13后，利用光刻、刻蚀工艺刻蚀二介质层13、扩散阻挡层12，在所述第二介质层13、扩散阻挡层12中形成互连沟槽141和互连通孔142，在互连沟槽141和互连通孔142内填充金属铜Cu后形成双镶嵌结构15。

然而，经过长期的实践，发明人发现，第二掺氮碳化硅层122容易与低k材料的第二介质层13发生层裂的问题，这将导致器件的性能下降，甚至导致器件报废，不可用。

现有技术中，有许多关于形成双镶嵌结构的方法，例如，2008年9月17日公开的公开号为CN101266941A的中国专利申请公开了一种“双镶嵌制造工艺”，然而，也没有解决以上所述的技术问题。

发明内容

本发明解决的问题是第二介质层和扩散阻挡层粘附性差，容易造成第二介质层和扩散阻挡层发生层裂。

为解决上述问题，本发明提供一种形成双镶嵌结构的方法，包括：

提供基底，所述基底上依次形成有第一介质层和掺氮碳化硅层；

在所述掺氮碳化硅层上形成应力缓冲层；

在所述应力缓冲层上形成第二介质层，所述第二介质层的介电常数小于3.5；

刻蚀所述第二介质层、应力缓冲层、掺氮碳化硅层形成互连沟槽和互连通孔；

在所述互连沟槽和互连通孔内填充金属，形成双镶嵌结构。

可选的，所述应力缓冲层为氧化硅层。

可选的，所述氧化硅层的厚度范围为10埃-100埃。

可选的，所述掺氮碳化硅层包括第一掺氮碳化硅层和第二掺氮碳化硅层，第二掺氮碳化硅层形成于所述第一掺氮碳化硅层上，所述第一掺氮碳化硅层中碳的含量小于第二掺氮碳化硅层中碳的含量。

可选的，所述形成互连沟槽和互连通孔的方法为：

在所述第二介质层上形成具有沟槽的硬掩膜层；

在所述具有沟槽的硬掩膜层上依次形成抗反射层、光刻胶层；

图形化所述光刻胶层，定义出开口图形；

以所述图形化的光刻胶层为掩膜，依次刻蚀所述抗反射层、硬掩膜层以及部分第二介质层，形成开口；

去除所述图形化的光刻胶层和抗反射层；

以所述具有沟槽的硬掩膜层为刻蚀图形，继续刻蚀所述第二介质层、应力缓冲层、掺氮氮化硅层，对应所述沟槽在所述第二介质层形成互连沟槽，对应所述开口在第二介质层、应力缓冲层、掺氮碳化硅层形成互连通孔。

可选的，所述第一介质层的材料为碳氧化硅或黑钻石；所述第二介质层的材料为碳氧化硅或黑钻石。

可选的，所述金属为铜。

本发明还提供一种半导体器件，包括：

基底，所述基底上形成有第一介质层；

掺氮碳化硅层，形成于所述第一介质层上；

应力缓冲层，形成于所述掺氮碳化硅层上；

第二介质层，形成于所述应力缓冲层上，所述第二介质层的介电常数小于3.5；