[发明专利]具有穿导孔的半导体装置及具有穿导孔的半导体装置的封装结构及其制造方法

说明书

技术领域

本发明关于一种半导体装置及具有半导体装置的封装结构及其制造方法，详言之，关于一种具有穿导孔的半导体装置及具有穿导孔的半导体装置的封装结构及其制造方法。 

背景技术

参考图1，显示已知具有穿导孔的半导体装置的剖面示意图。该已知具有穿导孔的半导体装置10包括一硅基材11及至少一穿导孔12。该硅基材11具有一第一表面111、一第二表面112及至少一穿孔113，该穿孔113贯穿该硅基材11。该穿导孔12贯穿该硅基材11。该穿导孔12包括一第一阻绝层121、一导电金属122及一第二阻绝层123。该第一阻绝层121设置于该穿孔113的侧壁，且定义出一中心槽124。该导电金属122设置于该中心槽124内，该导电金属122为一环状侧部并定义出一第二中心槽125，该第二阻绝层123设置于该第二中心槽125内。 

该半导体装置10另包括一保护层13及一重布层126，设置于该第一表面111上。该一保护层13具有一开口131以暴露出该穿导孔12，该重布层126设置于该开口131内并覆盖部分该第一阻绝层121及部分该保护层13；该重布层126电性连接至该穿导孔12以及其它半导体装置(图中未示)。 

该已知半导体装置10的缺点如下。当加热时，若该第一阻绝层121太厚，将使得该第一阻绝层121因加热膨胀过大，可能使覆盖于该第一阻绝层121上的该重布层126断裂(图2的X)或变薄，造成电性连接不良或断路。 

再者，若该硅基材11的厚度太薄，与其它半导体装置(图中未示)电性连接，并进行回焊工艺时，可能会造成该硅基材11的翘曲，则需再进行加压工艺，以抑制该硅基材11；若该翘曲造成该硅基材11的位置偏移，则无法与其它半导体装置(图中 未示)的位置配合，则必须再进行调校的工艺。若该已知半导体装置10需与数个其它半导体装置(图中未示)电性连接，则需重复进行回焊及加压或调校工艺，造成相当繁复的重复工艺，并使得制造成本提高。 

然而，若该硅基材11的厚度太厚，将使得穿导孔的电性损失加大，同时易造成明显的电容效应。 

因此，有必要提供一种具有穿导孔的半导体装置及具有穿导孔的半导体装置的封装结构及其制造方法，以解决上述问题。 

发明内容

本发明提供一种具有穿导孔的半导体装置，其包括一硅基材及至少一穿导孔。该硅基材具有一第一表面、一第二表面及至少一穿孔，该穿孔贯穿该硅基材，该硅基材的厚度为75至150微米(μm)；穿导孔贯穿该硅基材，该穿导孔包括：一第一阻绝层及一导电金属，该第一阻绝层设置于该穿孔的侧壁，且定义出一第一中心槽，该第一阻绝层的厚度为5至12微米(μm)，该导电金属设置于该第一中心槽内。 

本发明另提供一种具有穿导孔的半导体装置的封装结构，其包括一半导体装置及至少一芯片。该半导体装置包括一硅基材及至少一穿导孔。该硅基材具有一第一表面、一第二表面及至少一穿孔，该穿孔贯穿该硅基材该硅基材的厚度为75至150微米(μm)；穿导孔贯穿该硅基材，该穿导孔包括：一第一阻绝层及一导电金属，该第一阻绝层设置于该穿孔的侧壁，且定义出一第一中心槽，该第一阻绝层的厚度为5至12微米(μm)，该导电金属设置于该第一中心槽内。该芯片设置于该半导体装置上，电性连接该半导体装置的穿导孔。 

本发明另提供一种具有穿导孔的半导体装置的封装结构的制造方法，包括：(a)提供一半导体装置，包括：一硅基材及至少一穿导孔，该硅基材具有一第一表面、一第二表面及至少一穿孔，该穿孔贯穿该硅基材，该硅基材的厚度为75至150微米(μm)；穿导孔贯穿该硅基材，该穿导孔包括：一第一阻绝层及一导电金属，该第一阻绝层设置于该穿孔的侧壁，且定义出一第一中心槽，该第一阻绝层的厚度为5至12微米(μm)，该导电金属设置于该第一中心槽内；(b)设置数个芯片于该半导体装置上；(c)进行一次回焊工艺；及(d)封装这些芯片及该半导体装置。 

因本发明的该第一阻绝层的厚度为5至12微米(μm)，不会使得覆盖于该第一阻绝层上的第一重布层断裂或变薄，故可确保该穿导孔与其它组件的电性连接。另外，因该硅基材的厚度为75至150微米(μm)，故本发明的该硅基材与其它半导体装置电性连接，并进行回焊工艺时，不会有因该硅基材的翘曲而造成回焊工艺时发生位置偏移，可确保该硅基材与芯片的电性连接，以提高产品的良率。