[发明专利]具有对准标记的半导体结构及其形成方法

说明书

技术领域

本发明是有关于一种微影工艺(lithographic processes)所用的对准标记(alignment masks)，且特别是有关于一种改善高介电常数的介电层-金属栅极工艺的对准标记结构与形成方法。

背景技术

对准标记对半导体组件或集成电路的制作很重要，这是因为制作中需根据对准标记对准导电材料层、半导体层与绝缘材料层。产品功能性与可信度的关键在于准确对准每一层与前一层。一般来说，晶片步进机可完成上述对准工作。步进机的晶片吸盘可用以放置晶片。步进机可将固定其中的光罩的电路图案投影至晶片上的光阻层。在光罩图案转移前，晶片需先准确对准光罩。当对准步骤完成后，才可继续将光罩图案投影至半导体晶片上。

在对准过程中，一般以激光束侦测晶片上的对准标记，经对准标记反弹后形成反射光信号。上述反射光信号将由步进机的侦测器接收并分析，以确认对准标记的确切位置。值得注意的是，由对准标记反射的信号质量将直接反应在结构的可信度及集成度上。现有技术所形成的对准标记并无法形成够强的反射信号，这会使准确的对准更为困难。

综上所述，部分现有技术已调整对准标记的形成方法以符合特定需求，但这些方法并不完全适于所有应用。

发明内容

本发明的目的在于提供一种具有对准标记的半导体结构及其形成方法。

本发明提供一种对准标记的结构，其包括位于半导体基板上的多个栅极堆叠、位于栅极堆叠两侧的半导体基板中的多个掺杂结构，以及位于栅极堆叠下方的多个通道区，其中通道区不具有任何掺质。

本发明亦提供一种具有对准标记的半导体结构，包括半导体基板，其具有组件区与对准区。位于组件区中的场效晶体管组件，其包括位于半导体基板上的第一栅极堆叠。第一源极/漏极区形成于半导体基板中，并分别位于第一栅极堆叠两侧。第一通道区具有通道掺杂结构，位于第一栅极堆叠下的半导体基板中。位于对准区中的对准标记，其包括位于半导体基板上的第二栅极堆叠、位于第二栅极堆叠两侧的半导体基板中的第二源极/漏极区及位于第一栅极堆叠下的半导体基板中的第二通道区，且第二通道区不具有通道掺杂结构。

本发明更提供一种半导体结构的形成方法，包括提供半导体基板，其具有组件区与对准区。以布值掩模遮住对准区，进行第一离子布植至半导体基板的组件区中，同时以布植掩模层覆盖对准区。接着形成第一多晶硅栅极堆叠于组件区中，与第二多晶硅栅极堆叠于对准区中。接着进行第二离子布植至半导体基板的组件区与对准区中。

本发明并不限于半导体结构如FET(金属氧化物半导体晶体管)或SRAM，并可进一步应用于其它具有金属栅极堆叠与对准标记的集成电路。举例来说，半导体结构可包含动态随机存取内存(DRAM)单元、影像侦测器、电容及/或其它通称为微电子组件的组件。在另一实施例中，半导体结构包含鳍状场效晶体管(FinFET)。可以确定的是，本发明亦可应用于其它种类的晶体管如单栅极晶体管、双栅极晶体管或其它多栅极晶体管，亦可应用于其它组件如侦测单元、存储单元、逻辑单元或其它单元。

附图说明

图1是本发明的多种实施例中，具有对准标记的半导体结构的形成方法的流程图；

图2-10是本发明的多种实施例中，具有对准标记的半导体结构的工艺剖视图；

图11是图8的半导体结构中对准标记的上视图。

【主要组件符号说明】

100：方法                                 102：步骤

104：步骤                                 106：步骤

108：步骤                                 110：步骤

112：步骤                                 200：半导体结构

210：半导体基板                          212：对准区

214：组件区                              216：浅沟槽绝缘结构

217：布植掩模层                          218：第一离子布植

219：掺杂结构                            220：介电材料层

222：硅层                                224：硬掩模层