[发明专利]半导体器件

说明书

本申请是下述申请的分案申请：

发明名称：半导体器件

申请日：2007年5月25日

申请号：200710104279.8

技术领域

本发明涉及一种具有熔丝程序(fuse program)电路的半导体器件，该熔丝程序电路包含存储固定信息的熔丝元件，尤其涉及一种用于实现低功耗且低占有面积的熔丝程序电路的结构。

背景技术

半导体集成电路器件对应于各种用途使用熔丝程序电路。该熔丝程序电路利用熔丝元件的熔断或非熔断，固定设定其输出信号的状态。例如，为了微调(trimming)模拟电路的常数，使用这种熔丝元件。例如，为了进行晶体管元件的电流驱动力调整、基准电流源的提供电流量的调整、或基准电压源生成的基准电压的调整等，进行熔丝元件的编程(熔断或非熔断)。另外，为了微调电阻元件的电阻值，也使用这种熔丝程序电路。

数字电路中也进行同样的调整。另外，半导体存储器中为了利用冗余单元置换故障单元，为了存储故障地址，使用熔丝程序电路。通过利用这种熔丝程序电路，可改善基于电路工作特性的最优化和故障单元的救济(repair)的成品率。

以往，这种熔丝程序电路中广泛使用利用激光束照射来熔断的LT(激光微调)熔丝。使用激光装置，根据程序信息，熔断该LT熔丝，进行熔丝编程。

将熔丝程序电路用作冗余单元救济的故障地址存储电路的结构如特开2003-016797号公报(文献1)所示。在该文献1所示的结构中，设置：对故障地址进行熔丝编程的熔丝块、从外部串行输入故障地址并在内部并行输出的扫描移位(scan shift)电路、和根据模式指示信号来选择熔丝块和扫描移位电路的输出之一的切换电路。

在内部熔丝元件编程前，判定是否确实进行冗余救济，以谋求改善成品率。

与熔丝元件分层于下部配置元件或布线的结构如特开平11-340434号公报所示(文献2)。通过在熔丝元件下部配置元件，可降低设备芯片面积。文献2中，为了防止熔丝元件熔断时对下层元件的热和物理冲击，在熔丝元件下层配置由熔点比熔丝元件高的材料构成的冲击截断层。使用散热片(heat sink)层和热阻层的层叠构造，作为该冲击截断层。

利用电流切断熔丝元件的熔丝电路的结构在特开平5-267464号公报(文献3)中示出。在该文献3中，利用响应于控制信号的选择电路，将包含熔丝元件的熔丝微调电路与内部电路之一连接于共同的电源焊盘上。可降低焊盘数量、降低芯片面积、和降低焊盘与管脚连接故障的发生概率。

另外，与内部电路的电源共享熔丝元件的电源的结构如特开2002-042482号公报(文献4)所示。在该文献4中，将连接熔丝程序电路的熔丝元件的输出信号线耦合在内部电路电源焊盘之外的焊盘上，外部可检测熔丝元件的微小电流，检测熔丝切断故障。

在这种熔丝元件的程序中利用激光束的情况下，必需有熔丝编程用的激光装置，另外，产生从检查装置向激光装置搬运晶片的工序，会产生晶片污染等问题。

另外，在基于激光束照射的熔丝编程的情况下，在模制半导体芯片的状态下，由于不能向熔丝元件照射激光束，所以必需在裸片状态下进行熔丝编程。因此，难以在封装安装后，实施故障救济等激光编程。

另外，SOC(片上系统：system on chip)等系统LSI上的片上存储器的存储容量增大，从成品率的观点看，必需有故障单元救济。另外，即便在SIP(封装中系统)等使用多个芯片来构成系统的情况下，为了最终使成品率提高，也必需增加模制后的救济。例如，在层叠廉价的芯片与高价的芯片来构成SIP的情况下，在廉价的芯片中于封装安装后发现故障的情况下，该封装整体不好，高价的芯片也被处理成次品。另外，就SIP而言，由于每个芯片的最佳预烧(burn in)电压不同，所以要求省略这种封装安装后的预烧工序。因此，期望使用KGD(已知最佳冲模(known good die)：在未装配状态下保证品质的芯片)，进行各芯片的装配。

另外，LT熔丝由于利用来自外部的激光束照射来物理切断，所以如上所述，必需有微调专用装置和救济工序，装置投资引起的成本增加和TAT(turn arounds time：周转时间)的增大是不可避免的。