[发明专利]半导体器件及其制造方法

说明书

技术领域

本发明涉及半导体器件及其制造方法，更具体而言，涉及一种集成沟槽型金属氧化物半导体场效应晶体管(Trench MOSFET)和肖特基二极管(Schottky diode)的半导体器件及其制造方法。

背景技术

在当今的电子器件中，多重供电被广泛使用。例如在一些应用中，中央处理单元被设计成在特定时间根据计算负载而具有不同供给电压的方式来工作。因此，直流/直流变流器(DC/DC convert)被用来满足电路的宽范围供电需求。直流/直流变流器通常采用沟槽型功率金属氧化物半导体场效应晶体管(MOSFET)实现的高效开关。

在常规的直流/直流变流器电路中，为了避免急通(shoot-through)电流对MOSFET造成损坏，高电压侧的MOSFET和低电压侧的MOSFET不能同时导通。在一个MOSFET导通之前，两个MOSFET必须同时断开。在该死时间(dead time)期间，沟槽型MOSFET中的内部PN结本体二极管能够传导电流。不利地，该本体二极管具有较高(约0.7V)的正向电压，因此功率被消耗。还不利的是，PN结二极管具有差的反向恢复特性。一旦PN结二极管导通，空穴和电子二者均会产生，所以需要较长的时间来通过电子空穴复合消除空穴和电子载流子。

肖特基二极管(Schottky diode)由于其金属半导体接触结构而具有比PN结二极管小的正向电压降。此外，由于肖特基二极管是单载流子器件(仅电子)，所以它具有比PN结二极管更好的反向恢复特性。归因于上述优点，已经提出了将肖特基二极管与沟槽型MOSFET集成，使肖特基二极管与沟槽型MOSFET的本体二极管并联，以获得更好的器件性能，例如更小的功率损耗和更快的开关速度。

目前的集成沟槽型MOSFET和肖特基二极管的半导体器件具有这样的结构，其中在肖特基二极管区域的旁边设置完全扩散的p型阱，或者设置额外的更深的p型阱从而能以低的漏极电压掐断(pinch off)肖特基二极管区域，提高肖特基二极管的击穿电压(breakdown voltage)。然而，对于完全扩散p型阱而言，由于其深的结，需要占据大的管芯面积以用于形成大尺寸的p型阱，这降低了器件的功率面积比。对于额外的更深的p型阱而言，需要使用额外的掩模和热扩散工艺，制造工艺复杂且增加了成本。而且，上述两种结构的半导体器件都具有低的管芯尺寸利用率。

发明内容

本发明的一个方面在于提供一种半导体器件及其制造方法，该半导体器件集成有沟槽型金属氧化物半导体场效应晶体管和肖特基二极管，具有紧凑的器件结构，且节省了管芯的使用面积。

本发明的至少一个方面可通过提供一种半导体器件来实现，该半导体器件包括：沟槽型的金属氧化物半导体场效应晶体管，形成于n型半导体衬底中；集成的肖特基二极管，位于该金属氧化物半导体场效应晶体管旁边，且包括与该n型半导体衬底接触的正极金属层；以及沟槽隔离结构，位于该金属氧化物半导体场效应晶体管和该肖特基二极管之间，从而阻挡该金属氧化物半导体场效应晶体管的p型阱掺杂区的一部分朝向该肖特基二极管扩散，其中该p型阱掺杂区具有经该沟槽隔离结构下方横向扩散到该肖特基二极管的靠近该沟槽隔离结构的部分区域中的突出部。

本发明的至少一个方面还可通过提供一种半导体器件来实现，该半导体器件集成有沟槽型的金属氧化物半导体场效应晶体管和肖特基二极管，该半导体器件包括：n型半导体衬底；p型阱掺杂区，位于该n型半导体衬底中；n⁺型掺杂区，位于该p型阱掺杂区的表面处；第一沟槽，穿过该n⁺型掺杂区和该p型阱掺杂区向下延伸到该n型半导体衬底中，且具有形成在其中的栅极结构；第二沟槽，位于该p型阱掺杂区旁边，并具有形成在其中的沟槽隔离结构以阻挡该p型阱掺杂区的一部分的横向扩散；正极金属层，位于相邻的两个第二沟槽之间的该n型半导体衬底上以形成金属-半导体接触面，其中该p型阱掺杂区具有经该第二沟槽下方横向扩散到所述相邻的两个第二沟槽之间的n型半导体衬底的部分区域中的突出部。

在一实施例中，该沟槽隔离结构可包括形成在沟槽中的栅极结构。

在一实施例中，该沟槽隔离结构可包括形成在沟槽中的绝缘材料。

在一实施例中，该第二沟槽的深度浅于该第一沟槽。

在一实施例中，该半导体器件还包括：源极电极，形成于该n⁺型掺杂区中，其中该正极金属层可电连接到该源极电极。