[发明专利]半导体元件与其形成方法

说明书

技术领域

本发明涉及集成电路，且更特别涉及应用在含有穿透基板通孔的基板的内连线结构。

背景技术

半导体产业如集成电路的快速成长，奠基于不同电子元件如晶体管、二极管、电阻、电容、或类似物其集成密度的快速成长。集成密度的改善大部分归功于最小结构尺寸的持续缩减，这使整合至固定面积的元件数目不断增加。

对二维元件来说，改良集成度是基本的。在这里，集成元件主要存在于半导体晶片的表面。虽然大幅改善的光刻工艺会可观的改良二维集成电路，但二维的密度仍有其物理限制。限制之一为集成元件需有最小体积。此外，当越多的元件被置入单一芯片时，需要越复杂的设计。

三维的集成电路用以进一步增加集成密度。在三维的集成电路的一般工艺中，将两个裸片接合后，形成电性连接于每一裸片的接触垫与基板的接触垫之间。举例来说，某些公知方法接合两个裸片的顶部。接着将裸片堆叠接合至承载基板，并以打线接合的方法电性耦合每一裸片的接触垫至承载基板上的接触垫。上述方法中的承载基板需大于裸片堆叠，以利打线接合。

较新的方法则采用穿透基板通孔(TSV)。一般的TSV的形成方法是垂直蚀刻基板形成通孔，接着将导电材料如铜填入通孔。之后薄化基板背面以露出TSV，再将另一裸片接合至露出的TSV，以形成堆叠裸片封装。

发明内容

为克服现有技术中的缺陷，本发明提供一种半导体元件，包括第一基板；多个穿透基板通孔穿过第一基板，且穿透基板通孔自第一基板的背面凸起；第一绝缘膜位于第一基板的背面上及穿透基板通孔之间，且第一绝缘膜的上表面未超过凸起的穿透基板通孔；第一重新分布层延伸于第一绝缘膜上，第一重新分布层具有第一导电单元，且第一导电单元分别电性接触穿透基板通孔并延伸于第一绝缘膜上；第二绝缘膜位于第一重新分布层上；以及第二重新分布层延伸于第二绝缘膜上，第二重新分布层具有第二导电单元，且第二导电单元分别电性接触第一导电单元并延伸于第二绝缘膜上。

本发明也提供一种形成半导体元件的方法，包括提供第一基板，具有穿透基板通孔自第一基板的第一面穿入第一基板中；自第一基板的第二面露出穿透基板通孔；沿着第一基板的第二面形成第一绝缘膜，且第一绝缘膜仍露出穿透基板通孔；形成第一导电单元于穿透基板通孔上，且第一导电单元延伸于第一绝缘膜的上表面上；形成第二绝缘膜于第一绝缘膜上及第一导电单元上；以及形成第二导电单元电性耦合至第一导电单元，且第二导电单元延伸于第二绝缘膜的上表面上。

本发明更提供一种形成半导体元件的方法，包括提供基板，基板具有穿透基板通孔自基板的电路面延伸至基板的背面；形成重新分布层，包括形成第一绝缘膜于基板的背面上；露出至少部分上述穿透基板通孔；以及形成第一导电单元分别电性耦合至上述穿透基板通孔，且第一导电单元延伸于第一绝缘膜的上表面上；以及形成额外重新分布层，包括形成额外绝缘膜于最上层的绝缘膜上；露出至少部分较下层的导电单元；以及形成额外导电单元分别电性耦合至较下层的导电单元，且额外导电单元延伸于额外绝缘膜的上表面上。

本发明可避免或减少扩散的问题。

附图说明

图1-图16显示本发明一实施例中，多层内连线结构的工艺剖示图；

图17-图25显示本发明另一实施例中，多层内连线结构的工艺剖示图；

图26-图35显示本发明又一实施例中，多层内连线结构的工艺剖示图；以及

图36-图40显示本发明更一实施例中，多层内连线结构的工艺剖示图。

其中，附图标记说明如下：

110～半导体基板；112～电路；114～蚀刻停止层；116～层间介电层；118～接触物；120～金属间介电层；122～金属接触物；124～穿透基板通孔；126～衬垫物；128～导电凸块；130～承载基板；132～接着物；310、2610～第一绝缘膜；510、3210～第一导电层；610、1810、3310、3710～第一图案化掩模；710、1910、3410、3810～第一导电单元；810～第二绝缘膜；910、2210～第二图案化掩模；1110～第二导电层；1210～第三图案化掩模；1310、2310～第二导电单元；1410～第三绝缘膜；1510～第四图案化掩模；1610～连线单元；1710、3610～第一籽晶层；2110～第二籽晶层；2710～第一掩模层。

具体实施方式

本发明的实施例的制备与应用将详述于下。然而必需理解的是，实施例用以说明可应用于特定方面的概念，但该些特定实施例仅用以举例而非局限本发明范畴。