[发明专利]制造半导体器件的方法

说明书

相关申请的交叉引用

本申请要求2010年4月30日提交的韩国专利申请No.10-2010-0040922的优先权，其全部内容通过引用合并于此。

技术领域

本发明的示例性实施例涉及制造半导体器件的方法，更具体地，涉及能够实质上防止高深宽比图案的倾斜的制造半导体器件的方法。

背景技术

在制造诸如DRAM或NAND快闪器件的过程中，需要高深宽比图案。高深宽比图案可以包括用于元件隔离的沟槽、栅极、存储节点等等。在具有4F²结构的垂直单元中，可以提供高深宽比沟槽来形成掩埋位线。

在这样的高深宽比图案中，将深度D对线宽L之比定义为深宽比(D/L)。

在形成图案的刻蚀工艺中，在底部以及图案的侧壁上形成有刻蚀残留物。通过后续的清洗工艺来去除刻蚀残留物。所述刻蚀残留物被称为后刻蚀残留物(PER，post etch residue)。

然而，由于深宽比的增大，即使在清洗工艺之前不发生图案倾斜，但经常会在清洗工艺之后发生图案倾斜。

图1是示出在后续的清洗工艺之后发生图案倾斜的情况的照片。参见图1，可以看出，由于图案倾斜而导致在相邻的图案之间产生了桥接(bridge)。

另外，随着半导体器件尺寸的缩小，深宽比迅速增大。因此，当设计规则等于或小于20nm时，难于在供深宽比为15或更大的图案用的清洗工艺期间防止图案倾斜。

发明内容

本发明旨在提供一种用于能够实质上防止高深宽比图案倾斜的制造半导体器件的方法。

根据本发明的一个实施例，一种制造半导体器件的方法包括以下步骤：在衬底之上形成多层；刻蚀衬底的一部分和所述多层来形成多个图案；形成支撑件来支撑多个图案；以及去除在刻蚀过程中形成的残留物。形成支撑件的步骤可以包括：形成间隙填充图案之间的空间并覆盖图案的顶表面的绝缘层；在绝缘层之上形成光致抗蚀剂图案，使得光致抗蚀剂图案与图案相交叉；并且利用光致抗蚀剂图案作为刻蚀阻挡层来刻蚀绝缘层。绝缘层可以包括氧化物。形成支撑件的步骤可以包括：形成第一绝缘层来间隙填充图案之间的空间；使第一绝缘层凹陷以暴露所述图案的顶表面；在凹陷了的第一绝缘层之上层叠第二绝缘层和第三绝缘层；在第三绝缘层之上形成光致抗蚀剂图案，使得光致抗蚀剂图案与所述图案相交叉；使用光致抗蚀剂图案作为刻蚀阻挡层来刻蚀第三绝缘层；去除光致抗蚀剂图案；以及使用第三绝缘层作为刻蚀阻挡层来部分地刻蚀第二绝缘层以形成支撑件。第一绝缘层和第三绝缘层可以由氧化物形成，而第二绝缘层可以由氮化物形成。

根据本发明的另一个实施例，一种制造半导体器件的方法包括：对结构进行刻蚀来形成多个图案；形成与所述图案相交叉并支撑所述图案的支撑件；以及去除在形成所述图案时所产生的刻蚀残留物。

附图说明

图1是示出在清洗过程之后发生图案倾斜的情况下的照片。

图2A是描述根据本发明的第一实施例的半导体器件的示意图。

图2B是描述根据本发明的第一实施例的一个变化例的半导体器件的示意图。

图3A至图3F是描述根据本发明的第一实施例的制造半导体器件的方法的俯视图。

图4A至图4F是描述根据本发明的第一实施例的制造半导体器件的方法的剖面图。

图5A是描述根据本发明的第二实施例的半导体器件的示意图。

图5B是描述根据本发明的第二实施例的一个变化例的半导体器件的示意图。

图6A至图6H是描述根据本发明的第二实施例的制造半导体器件的方法的俯视图。

图7A至图7H是描述根据本发明的第二实施例的制造半导体器件的方法的剖面图。

具体实施方式

下面将结合附图更加详细地描述本发明的示例性实施例。然而，本发明可以用不同的方式实施，不应当被理解为限于本文所描述的实施例。确切的说，提供这些实施例使得本公开是清楚和完整的，并且将本发明的范围完全地传达给本领域的技术人员。在本公开中，在本发明的各个附图和实施例中，相同的附图标记表示相同的部分。

附图不一定是按比例绘制的，而且在一些实例中，为了清晰地图示实施例的特征，可能对比例进行了放大。当提及第一层在第二层“上”或在衬底“上”时，其不仅涉及第一层直接形成在第二层上或衬底上的情况，也涉及在第一层与第二层之间或者第一层与衬底之间存在第三层的情况。