[发明专利]一种鉴频鉴相电路及其应用于锁相环的方法

权利要求书

1.一种鉴频鉴相电路，该电路包括：两个D触发器D1和D2、以及一与非门NA₁及一缓冲器Buff₁，两个D触发器D₁和D₂的输出信号作为与非门NA₁的输入信号，与非门NA₁的输出端经缓冲器Buff₁后作为两个D触发器的第二复位端RST2；D触发器D₁和D触发器D₂的输出端分别得到信号Q₁和Q₂；其特征在于，该电路还包括一延时控制单元，信号Q₁和Q₂为延时控制单元的输入信号，该延时控制单元用于控制所述鉴频鉴相电路的输出信号的相位和脉宽。

2.根据权利要求1的鉴频鉴相电路，其特征在于，所述鉴频鉴相电路还包括两个缓存器，分别连接于所述延时控制单元的两个输入端，使两路输入信号分别经一缓存器后输入至该延时控制单元。

3.根据权利要求2所述的鉴频鉴相电路，其特征在于，所述延时控制单元包括反向延时单元一、反向延时单元二、反向延时单元五、反向延时单元六，所述四个反向延时单元的结构相同：两个与非门NA₂、NA₄和两个反相器N₂、N₄，输出信号UP和DN；其中，信号Q₁一方面经反向延时单元一后作为与非门NA₂的一输入端，另一方面经反向延时单元二后作为与非门NA₂的另一输入端；该与非门NA₂与反相器N₂串联后输出信号UP；信号Q₂一方面直接作为与非门NA₄的一输入端，另一方面，经反向延时单元五和反向延时单元六后作为与非门NA₄的另一输入端，该与非门NA₄与反相器N₄串联后输出信号DN。

4.根据权利要求3所述的鉴频鉴相电路，其特征在于，所述延时控制单元还包括反向延时单元三、反向延时单元四、与非门NA₃和反相器N₃、与非门NA₅和反相器N₅，还包括输出信号UPB和DNB；其中，所述反向延时单元一至六的结构均相同；所述信号Q₁依次经反向延时单元二和反向延时单元三后的信号，以及信号Q₁分别作为与非门NA₃的两个输入信号，与非门NA₃与反相器N₃串联后输出信号UPB；信号Q₂分别输入至反向延时单元五和反向延时单元四后的两个信号，作为与非门NA₅的两个输入信号，与非门NA₅与反相器N₅串联后输出信号DNB。

5.根据权利要求4所述的鉴频鉴相电路，其特征在于，所述D触发器的结构包括：与非门G1和G2、反相器G3和G4、2个PMOS管M1和M4、3个NMOS管M2、M3和M5；其中，与非门G1和G2连接成RS触发器的形式，与非门G1为两输入与非门，与非门G2为三输入与非门，时钟信号、两个复位信号为连接得到的RS触发器的三个输入信号，该RS触发器的端再接反相器G3后连接PMOS管M1和NMOS管M3的栅极，时钟信号输入至NMOS管M2的栅极，PMOS管M1和NMOS管M2、M3依次串联于电源电压V_DD和地之间，PMOS管M1的漏极经反相器G4后作为所述D触发器的输出端Q，另外PMOS管M1的漏极还连接至PMOS管M4和NMOS管M5连接成的反相器的输出端，该反向器连接于电源电压和NMOS管M2的源极之间，该反相器的输入端连接至该D触发器的输出端Q。

6.根据权利要求4所述的鉴频鉴相电路，其特征在于，所述反向延时单元一的结构包括一反相器、m个开关K₁至K_m和m个电容，其中每个电容与一个开关串联成一个支路，形成m个支路并联于反相器的输出端至地端之间。