[发明专利]一种通过单个总线接口传输多路数据流的电路系统

权利要求书

1.一种通过单个总线接口传输多路数据流的电路系统，其特征在于，在接口硬件和待分析电路之间依次连接有数据协议转换模块、数据类别识别模块和至少两个先进先出缓冲器FIFO；

所述数据协议转换模块用于将来自所述接口硬件的数据转换为适合所述FIFO传输协议的数据，和用于将来自所述FIFO的数据转换为适合所述接口硬件传输协议的数据；

所述数据类别识别模块用于接收来自所述数据协议转换模块的数据，并识别所述数据的类别，根据所述数据的类别确定所述数据需要发送到的目标FIFO，并将所述数据发送给所述目标FIFO；和用于接收来自所述FIFO的数据，识别所述数据的类别，并将携带有数据类别信息的数据发送给所述接口硬件；

所述FIFO包括：第一类FIFO和第二类FIFO；所述第一类FIFO用于接收并存储来自所述数据类别识别模块的数据，并将该数据发送给所述待分析电路；所述第二类FIFO用于接收并存储来自所述待分析电路的数据，并将该数据发送给所述数据类别识别模块；

所述FIFO还连接有信息收集装置，用于收集表示所述FIFO自身存储比例的状态标志，并将所述状态标志发送给判决器；

所述判决器根据所述状态标志控制所述待分析电路的开关状态以及调度所述FIFO使用所述接口硬件的顺序。

2.根据权利要求1所述的电路系统，其特征在于，所述第一类FIFO包括：FIFO1和FIFO4；所述第二类FIFO包括：FIFO2，FIFO3和FIFO5；

所述FIFO1用于接收并存储来自所述数据类别识别模块的所述待分析电路的输入信号，并将该输入信号发送给所述待分析电路；

所述FIFO2用于接收并存储对所述待分析电路的输入信号进行采样得到的采样信号，并将该采样信号发送给所述数据类别识别模块；

在所述待分析电路对所述输入信号进行处理后得到实际响应信号，并将该实际响应信号分别发送给FIFO3和所述待分析电路配置的比较与检查模块；

所述FIFO3用于接收并存储所述实际响应信号，并将该实际响应信号发送给所述数据类别识别模块；

所述FIFO4用于接收并存储与所述待分析电路的输入信号对应的期望响应信号，并将该期望响应信号发送给所述比较与检查模块；

在所述比较与检查模块将所述实际响应信号和所述期望响应信号进行比较后，将比较结果发送给所述FIFO5；

所述FIFO5用于接收并存储所述比较与检查模块发送的所述比较结果，并将该比较结果发送给所述数据类别识别模块。

3.根据权利要求1所述的电路系统，其特征在于，表示所述FIFO自身存储比例的状态标志包括：空标志、满标志；

所述判决器根据所述状态标志控制所述待分析电路的开关状态具体为：

当所述第一类FIFO中存在具有空标志的FIFO并且数据并未传输完时，关掉所述待分析电路的时钟，直到该具有空标志的FIFO重新获得数据，并且所述第一类FIFO中不存在具有空标志的FIFO时，则打开所述待分析电路的时钟；

当所述第二类FIFO中存在具有满标志的FIFO时，关掉所述待分析电路的时钟，直到该具有满标志的FIFO不再为满，并且所述第二类FIFO中不存在具有满标志的FIFO时，则打开所述待分析电路的时钟。

4.根据权利要求1所述的电路系统，其特征在于，表示所述FIFO自身存储比例的状态标志包括：空标志、满标志、即将空标志和即将满标志；

所述判决器根据所述状态标志调度所述FIFO使用所述接口硬件的顺序具体为：

判断所述第二类FIFO中是否存在具有满标志的FIFO，如果判断结果为是，则优先使所述第二类FIFO使用所述接口硬件；如果判断结果为否，则进一步判断所述第一类FIFO中是否存在具有空标志的FIFO并且该具有空标志的FIFO仍然需要传输数据，如果判断结果为是，则优先使所述第一类FIFO使用所述接口硬件；如果判断结果为否，则进一步判断所述第二类FIFO中是否存在具有即将满标志的FIFO，如果判断结果为是，则优先使所述第二类FIFO使用所述接口硬件；如果判断结果为否，则进一步判断所述第一类FIFO中是否存在具有即将空标志的FIFO并且该具有即将空标志的FIFO仍然需要传输数据，如果判断结果为是，则优先使所述第一类FIFO使用所述接口硬件；如果判断结果为否，则根据实际需要灵活调度所述FIFO使用所述接口硬件的顺序。

5.根据权利要求1至5任一项所述的电路系统，其特征在于，所述接口硬件具体为：USB、PCI或PCI-E。