[发明专利]应用于外延工艺中的光刻套刻标记的制备方法

说明书

技术领域

本发明涉及一种光刻套刻标记的制备方法，特别涉及一种应用于外延工艺中的光刻套刻标记的制备方法。

背景技术

对于常用的半导体高压高工作电流器件，需要有特定掺杂浓度且均匀掺杂的单晶硅作为耐压层或耐流层。而外延(也称EPI)工艺具有掺杂浓度可控，掺杂浓度均匀且外延层严格按照晶向生长的特点，因此在实际的半导体生产中通常都采用外延生长(EPI)的方式生长耐受高电压或耐受大电流的膜层。

但EPI工艺在具有各种优点的同时，也存在一些缺点，图形畸变就是其中一个很重要而且严重影响后续光刻对准工艺的缺点。由于EPI是一种严格基于硅衬底晶向生长的工艺，因此对于1D的图形(一维图形，即平面上沿着单一方向延伸的图形，通常为沿着单一晶向)具有良好的图形保真性(见图8)。但对于2D图形(二维图形，即平面上沿两个不同方向延伸的图形，通常为沿着两个不同晶向的图形交叉处)，由于同时沿着两个不同的晶向生长(见图9)，此时随着EPI工艺，衬底晶向和图形形状的变化，会产生2D位置处的成长速度快于或慢于1D位置处的成长速度的特性，如图9所表示，阴影处的外延原子受到两个方向晶向的影响，其生长速度与周围的其他外延原子就会产生显著差异，从而发生图形畸变。

随着外延层1D生长和2D生长的速率差别变大，外延生长的厚度增加，图形畸变会越来越严重，导致测量不准确，面内均匀性变差，测量不稳定等等，极端情况下会导致完全无法测量。

发明内容

本发明要解决的技术问题是提供一种应用于外延工艺中的光刻套刻标记的制备方法，其能降低外延图形的畸变。

为解决上述技术问题，本发明的应用于外延工艺中的光刻套刻标记的制备方法，包括：根据外延时一维图形的生长速度和二维图形的生长速度的差异，在被对准层图形的光刻掩膜版的四角对称地增加或减掉具有补偿生长速度差异的补偿图形。

本发明的制备方法，根据具体外延工艺中2D图形生长快慢的特点，通过放大或缩小2D位置处的被对准层图形，使2D位置处和1D位置处的最终生长面积达成一致，从而降低因为2D图形和1D图形生长速率不一致引起的外延图形畸变。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1为本发明的一具体光刻掩膜版实例；

图2为本发明的另一具体光刻掩膜版实例；

图3至图7分别为本发明中的补偿图形的实例

图8为一维图形外延生长原子示意图；

图9为二维图形外延生长原子示意图。

具体实施方式

在外延工艺中，在2D图形处(比如)两条不同方向的线的交叉点，外延生长会沿着多个晶向同时进行，而1D图形外延生长是只沿一个晶向进行的。两个方向的生长和一个方向的生长，生长速率随着工艺条件，衬底晶向，图形形状等条件的不同而不同，由此导致外延层图形的畸变。而本发明的应用于外延工艺中的光刻套刻标记的制备方法，正是基于这种认识而产生的，通过外延前将被对准层图形增加或减掉一补偿图形，以补偿外延生长速度差异引起的图形畸变。因光刻套刻标记的制备包括外延生长前的被对准层图形的制备和外延生长后的对准层图形制备，本发明的制备方法具体为：当被对准层图形为凹陷图形时，外延时1D图形的生长速度大于2D图形的生长速度，光刻工艺定义被对准层图形时，所使用的光刻掩膜版为原有的被对准图形光刻掩膜版的四角对称地减掉一补偿图形后的图形；当外延时1D图形的生长速度小于2D图形的生长速度，光刻工艺定义被对准层图形时，为在原有的被对准图形光刻掩膜版的四角对称地增加一补偿图形后的图形。

在实际应用中，补偿图形可为45度角直角三角形(见图3)，正方形(见图5)、1/4扇形(见图6和图7)、如图4所示的图形和如图6所示图形。补偿图形的尺寸大小和具体的形状由外延生长中两种图形的生长速度差决定，可根据有限次的试验，根据补偿外延畸变的结果找出补偿图形的形状、尺寸和不同厚度的外延生长工艺之间的关系。补偿图像的尺寸a最大可为1/4的整体尺寸，最小为0.1um。被对准层光刻套刻图形的整体尺寸A为1～100um，优选为10～50um。