[发明专利]双重图形化方法

说明书

技术领域

本发明涉及半导体技术领域，更具体地，本发明涉及一种双重图形化(double patterning)方法。

背景技术

半导体技术在摩尔定律的驱动下持续地朝更小的工艺节点迈进。随着半导体技术的不断进步，器件的功能不断强大，但是半导体制造难度也与日俱增。而光刻技术是半导体制造工艺中最为关键的生产技术，随着半导体工艺节点进入到65纳米、45纳米，甚至更低的32纳米，现有的193nm的ArF光源光刻技术已经无法满足半导体制造的需要，超紫外光光刻技术(EUV)、多波束无掩膜技术和纳米压印技术成为下一代光刻候选技术的研究热点。但是上述的下一代光刻候选技术仍然存在有不便与缺陷，亟待加以进一步的改进。

当摩尔定律继续向前延伸的脚步不可逆转的时候，双重图形化技术无疑成为了业界的最佳选择，双重图形化技术只需要对现有的光刻基础设施进行很小的改动，就可以有效地填补45纳米到32纳米甚至更小节点的光刻技术空白。双重图形化技术的原理是将一套高密度的电路图形分解成两套分立的、密度低一些的图形，然后将它们制备到晶圆上。美国专利US7709396中就披露了一种双重图形化技术，所述双重图形化技术的工艺流程如图1至图4所示，包括：

在衬底100上形成包含有多个条状图形且等距排布的第一图形层101，所述第一图形层101各相邻条状图形的间距与单个条状图形宽之和被定义为节距，所述条状图形间的区域被定义为第一开口107；

之后，在所述衬底100及第一图形层101上形成侧壁层103，所述侧壁层103均匀形成于第一图形层101两侧；

接着，各向异性刻蚀所述侧壁层，在第一图形层101各条状图形的两侧(即第一开口107中)形成第二图形层105，所述第二图形层105包含有多个侧壁，且每一对侧壁对应于第一图形层103的一个条状图形；；

接着，移除第一图形层；这样，原第一图形层每一条状图形占据的位置即构成了第二开口109，每一第二开口109均位于一对侧壁105间。

上述工艺实施后，原先每一节距对应的区域中包含有两个侧壁以及两个开口(第一开口与第二开口)，进一步的，所述侧壁可以作为刻蚀衬底的掩膜。这样，即可在不更改光刻设备的条件下，将第一图形层的节距最小值突破光刻分辨率的限制，从而有效提高芯片的集成度。

然而，所述双重图形化技术仍存在问题。所述第一图形层101对侧壁的尺寸和形状影响很大。若所述第一图形层101厚度太小，则干法刻蚀侧壁层103后形成的侧壁截面呈三角形，这会影响侧壁作为衬底100刻蚀掩膜的效果；而若所述第一图形层101的厚度过大，受限于侧壁层103的台阶覆盖能力，干法刻蚀侧壁层103后形成的侧壁截面宽度难以准确控制，这就降低了侧壁作为刻蚀掩膜的准确性。

发明内容

本发明解决的问题是提供一种双重图形化方法，提高衬底刻蚀均匀性。

为解决上述问题，本发明提供了一种双重图形化方法，包括：

提供衬底，所述衬底上依次形成有第一掩膜层与第二掩膜层；

各向异性刻蚀所述第一掩膜层与第二掩膜层，在所述第一掩膜层与第二掩膜层中形成第一开口，所述第一开口露出衬底表面；

侧向部分刻蚀所述第二掩膜层；

在所述衬底上形成第三掩膜层，所述第三掩膜层覆盖第一掩膜层，并使得第二掩膜层露出；

移除所述第二掩膜层，在第三掩膜层中形成第二开口，所述第二开口使得第一掩膜层露出；

以第三掩膜层为掩膜，各向异性刻蚀第二开口下方的第一掩膜层直至露出衬底；

移除所述第三掩膜层。

与现有技术相比，本发明具有以下优点：作为刻蚀衬底掩膜的第一掩膜层具有矩形截面，且其厚度可以准确控制，这大大提高了第一掩膜层的均匀性，在刻蚀衬底时，所述均匀厚度的第一掩膜层避免了衬底刻蚀不均匀的问题，有效提高了刻蚀效果。

附图说明

图1至图4是现有技术双重图形化方法的工艺流程。

图5是本发明双重图形化方法的流程示意图。

图6至图13是本发明双重图形化方法一个实施例各步骤中衬底的剖面示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。