[发明专利]双重图形化方法无效
| 申请号: | 201010509168.7 | 申请日: | 2010-10-14 |
| 公开(公告)号: | CN102446703A | 公开(公告)日: | 2012-05-09 |
| 发明(设计)人: | 洪中山 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司 |
| 主分类号: | H01L21/02 | 分类号: | H01L21/02;H01L21/31;H01L21/311 |
| 代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 骆苏华 |
| 地址: | 201203 *** | 国省代码: | 上海;31 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 双重 图形 方法 | ||
1.一种双重图形化方法,其特征在于,包括:
提供衬底,所述衬底上依次形成有第一掩膜层与第二掩膜层;
各向异性刻蚀所述第一掩膜层与第二掩膜层,在所述第一掩膜层与第二掩膜层中形成第一开口,所述第一开口露出衬底表面;
侧向部分刻蚀所述第二掩膜层;
在所述衬底上形成第三掩膜层,所述第三掩膜层覆盖第一掩膜层,并使得第二掩膜层露出;
移除所述第二掩膜层,在第三掩膜层中形成第二开口,所述第二开口使得第一掩膜层露出;
以第三掩膜层为掩膜,各向异性刻蚀第二开口下方的第一掩膜层直至露出衬底;
移除所述第三掩膜层。
2.如权利要求1所述的双重图形化方法,其特征在于,采用化学气相淀积或物理气相淀积在所述衬底上依次形成第一掩膜层与第二掩膜层。
3.如权利要求1所述的双重图形化方法,其特征在于,所述第一掩膜层包括:多晶硅、非晶硅、氧化硅、氮化硅、氮氧化硅、金属、金属氧化物、金属氮化物或非晶碳。
4.如权利要求1所述的双重图形化方法,其特征在于,所述第二掩膜层包括:多晶硅、非晶硅、氧化硅、氮化硅、氮氧化硅、金属、金属氧化物、金属氮化物或非晶碳。
5.如权利要求1所述的双重图形化方法,其特征在于,所述侧向部分刻蚀所述第二掩膜层的深度为10纳米至50纳米。
6.如权利要求1所述的双重图形化方法,其特征在于,所述侧向部分刻蚀所述第二掩膜层包括:采用各向同性干法刻蚀工艺或湿法刻蚀工艺部分刻蚀所述第二掩膜层。
7.如权利要求1所述的双重图形化方法,其特征在于,所述第三掩膜层包括:多晶硅、非晶硅、氧化硅、氮化硅、氮氧化硅、金属、金属氧化物、金属氮化物或非晶碳。
8.如权利要求1所述的双重图形化方法,其特征在于,所述第三掩膜层的厚度为20纳米至300纳米。
9.如权利要求1所述的双重图形化方法,其特征在于,所述移除所述第二掩膜层,在第三掩膜层中形成第二开口,所述第二开口使得第一掩膜层露出包括:采用各向同性的干法刻蚀或湿法刻蚀工艺移除所述第二掩膜层。
10.如权利要求1所述的双重图形化方法,其特征在于,所述在所述衬底上形成第三掩膜层,所述第三掩膜层覆盖第一掩膜层,并使得第二掩膜层露出包括:
在所述衬底上形成第三掩膜层,所述第三掩膜层的厚度超过第二掩膜层顶部;
回刻所述第三掩膜层直至露出第二掩膜层。
11.如权利要求10所述的双重图形化方法,其特征在于,所述回刻所述第三掩膜层直至露出第二掩膜层包括:采用化学机械抛光、干法刻蚀或湿法刻蚀工艺回刻所述第三掩膜层。
12.如权利要求1所述的双重图形化方法,其特征在于,所述第二掩膜层侧向部分刻蚀后的宽度与第一开口的宽度相同。
13.如权利要求1所述的双重图形化方法,其特征在于,所述第一掩膜层采用氧化硅,所述第二掩膜层采用氮化硅,所述第三掩膜层采用非晶碳。
14.如权利要求1所述的双重图形化方法,其特征在于,所述第一掩膜层采用氮化硅,所述第二掩膜层采用多晶硅,所述第三掩膜层采用非晶碳。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201010509168.7/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





