[发明专利]半导体器件及其制造方法

说明书

技术领域

本发明涉及一种半导体器件及其制造方法。

背景技术

对于如DRAM等半导体器件的情况，随着集成度的增加，器件所占的面积不断减小，同时还需要维持或增加所需电容量。一般来说，有几种方法来确保在有限的面积中具有足够的单元(cell，又称为晶胞)电容量，这些方法包括使用高介电材料作为介电膜、减小介电膜的厚度或增加底部电极的有效面积。使用高介电材料的方法需要实物投资和时间投资，如新设备的引进、介电膜的可靠性、产率核查的必要性以及后续工序的低温条件。因此，由于以前使用的介电膜可被继续使用并且可以容易地执行工序，所以增加底部电极的有效面积的方法已被广泛使用。

对于增加底部电极的有效面积的方法，存在如下方法来制造具有三维结构(例如，圆柱型或鳍型)的底部电极，在底部电极中生长半球形颗粒(Hemi Spherical Grain，HSG)并增加底部电极的高度。当以预定的标准来确保底部电极之间的临界尺寸(critical dimension，CD)时，该生长HSG的方法会具有缺点。此外，该HSG可能脱落而导致在该底部电极之间产生桥接。因此，将HSG方法应用于设计规则小于0.14微米的半导体器件是困难的。为了改善单元电容量，普遍使用形成具有三维结构的底部电极并增加高度的方法。广泛使用的方法形成了具有圆柱型或叠层式结构的底部电极。

具体来说，形成圆柱型底部电极的传统方法包括移除设置在底部电极周围的牺牲绝缘膜并且在底部电极的上部上面沉积介电膜。包含于介电膜中的介电材料不仅被沉积在底部电极上，而且被沉积在相邻的底部电极之间，使得介电材料和形成在介电材料上的顶部电极为所有单元所共有。当介电材料被共有并使用时，全部底部电极之间的电容(存储容量)受到干扰或被扭曲。

发明内容

本发明的各种实施例涉及在包括底部电极触点插塞在内的半导体基板上沉积介电膜的吸收阻挡层，以使介电膜在电容器之间分离开而不对相邻电容器的偏压产生任何影响，从而改善单元的刷新特性。

一种半导体器件包括：吸收阻挡层，其形成在包括底部电极触点插塞在内的半导体基板上；底部电极，其连接至所述底部电极触点插塞；以及介电膜，其形成在所述底部电极上并且在所述底部电极之间分离开。

所述半导体器件还包括：沉积在所述半导体基板与所述吸收阻挡层之间的蚀刻停止层。

所述半导体器件还包括：所述吸收阻挡层上的非晶碳层和牺牲绝缘膜。

所述半导体器件还包括：沉积在所述牺牲绝缘膜上的用于氮化物浮动电容器(NFC)的氮化物膜。

所述吸收阻挡层包括四乙基甲基胺基材料。

根据本发明的另一实施例，一种半导体器件包括：牺牲绝缘膜，其形成在包括底部电极触点插塞在内的半导体基板上；吸收阻挡层，其形成在包括所述牺牲绝缘膜在内的所得表面上；底部电极，其连接至所述底部电极触点插塞；以及介电膜，其形成在所述底部电极上并且在所述底部电极之间分离开。

所述半导体器件还包括：沉积在所述半导体基板和所述牺牲绝缘膜之间的蚀刻停止层。

所述吸收阻挡层包括TEMA材料。

所述半导体器件还包括：沉积在所述牺牲绝缘膜和所述吸收阻挡层之间的用于NFC的氮化物膜。

根据本发明的一个实施例，一种半导体器件的制造方法包括：在包括底部电极触点插塞在内的半导体基板上形成吸收阻挡层；在包括所述吸收阻挡层在内的所得结构上形成牺牲绝缘膜；蚀刻所述牺牲绝缘膜和所述吸收阻挡层直到所述底部电极触点插塞露出为止，以形成底部电极区域；在所述底部电极区域中形成底部电极；移除所述牺牲绝缘膜；以及在所述底部电极上形成介电膜并且所述介电膜在所述底部电极之间分离开。

所述方法还包括：在所述半导体基板和所述吸收阻挡层之间沉积蚀刻停止层。

所述方法还包括：在所述吸收阻挡层和所述牺牲绝缘膜之间沉积非晶碳层。

所述吸收阻挡层包括TEMA材料。

所述方法还包括：在所述牺牲绝缘膜上沉积用于NFC的氮化物。

所述牺牲绝缘膜包括磷硅酸盐玻璃(PSG)膜和四乙基正硅酸盐(TEOS)膜。

移除所述牺牲绝缘膜的步骤是借助于浸出工序执行的。

在形成彼此分离开的所述介电膜的步骤中，所述介电膜不形成在所述吸收阻挡层上。

所述方法还包括：在形成彼此分离开的所述介电膜之后形成顶部电极。

在所述底部电极区域中形成所述底部电极的步骤包括：在所述底部电极区域中形成导电层；以及执行回蚀工序或化学机械抛光(CMP)工序，直到所述牺牲绝缘膜露出为止。