[发明专利]半导体器件

说明书

技术领域

本发明涉及一种通过四个二极管(diode)形成桥接(bridge)构成的全波整流电路，特别涉及一种由高耐压二极管所组成的全波整流电路的半导体器件。

背景技术

现有技术中，桥接四个半导体所构成的全波整流电路，是组合便宜的个别二极管所形成。然而，为了对应可携机器等制品全体的小型化等则必须将四个二极管或与该四个二极管相关联的集成电路形成于一个半导体芯片中。这种情形，则必须有用以将高耐压、大电流的二极管形成于一个半导体芯片的办法。举一例子，专利文献1揭露了用以阻止在形成桥接电路的领域以外的半导体衬底部分的绝缘崩溃的方法。于半导体芯片内仅形成有从半导体芯片的两表面并联形成有二极管的桥接电路。

也就是，于桥接全波整流电路，于两个直流电压输出端子间，两个串联地连接的二极管并联连接为两列。从而，该直流电压输出端子间的二极管形成区域以外的半导体区域需要两个份以上的二极管的耐压。因此，在与串联连接于该直流电压输出端子间的两个半导体并联构成的半导体衬底区域串联形成有三个二极管。借此，揭露了使构成整流电路的两个串联二极管部分以外的部分的耐压，较串联形成的两个份二极管的耐压要高，而阻止在构成整流电路的两个串联二极管部分以外的部分发生绝缘崩溃的方法。

此外，于专利文献2揭露了仅从半导体芯片的一主面形成二极管，并形成全波整流电路的例子。于半导体芯片并入有RF电路、存储电路、逻辑电路等。并揭示了在这种情形下，在构成二极管的各要素间产生形成寄生晶体管(transistor)的弊端，以及对应此弊端的处理方法。

专利文献1：日本特开2006-237210号公报

专利文献2：日本特开2006-100308号公报

发明内容

发明所欲解决的问题：

于前述专利文献1，仅揭示了于半导体衬底并联形成从其两表面贯通该半导体衬底的四个二极管，并以这些二极管形成桥接的全波整流电路。此外，在专利文献2中，揭露了仅在P型半导体衬底的一主面形成四个二极管，并由桥接电路组成的全波整流电路。

相对于此，于本发明中与上述两个例子不同，是利用构成高耐压垂直式PNP晶体管(其在双极(bipolar)LSI常被使用)的集极(collector)层的P⁺型扩散层；构成基极(base)层的N型外延(epitaxial)层；N⁺型扩散层；构成埋入层的N型层；以及P型半导体衬底，在由两个分离层所包围且分别被分离的两个区域，分别各形成两个二极管，而由全部四个的二极管形成桥接并构筑全波整流电路。个别并联地连接：从P型半导体衬底朝向N型外延层，以朝向P型半导体衬底的垂直方向的串联方式连接的两个二极管群；以及同样地在与前述区域为不同的分离区域从P型半导体衬底朝向N型外延层串联连接的两个二极管群；而形成桥接电路，并构筑全波整流电路。

也就是，于桥接电路的两个直流电压输出端间串联连接两个二极管，该串联连接的二极管是并联两个地连接，两个以串联连接的二极管的一个是通过P型半导体衬底及N型埋入层所构成，而另一个是通过P⁺型导电层及N型外延层构成。也就是，两个二极管构筑了从P型半导体衬底朝向N型外延层的两层构造。

在这种情形中，如何谋求高耐压化、并且减低二极管电流的电流路径的电阻，此外减低因寄生晶体管导致的漏泄(leak)电流成为了一种课题。

解决问题的手段：

本发明的半导体器件具备有：第二导电型的第一埋入层，形成于第一导电型半导体衬底；第二导电型的第二埋入层，形成于所述第一埋入层内；第一导电型埋入层，形成于所述第二埋入层内；第二导电型的外延层，形成于所述第一导电型半导体衬底上；第二导电型导电层，贯通所述外延层，并与所述第二埋入层的端部重叠而形成；第一导电型导电层，贯通所述外延层，并与所述第一导电型埋入层的端部重叠而形成；形成于与所述第一导电型导电层邻接的所述外延层的第二导电型接触层；形成于所述第二导电型导电层的第二导电型接触层；第一电极，将所述第一导电型导电层及形成于所述第二导电型导电层的所述第二导电型接触层电性连接；第二电极，与形成于所述外延层的第二导电型接触层电性连接；以及第一导电型分离层，用以分离所述外延层；通过所述第一电极把：将所述第一导电型半导体衬底做为阳极并将所述第二导电型的第一埋入层做为阴极的二极管、以及将所述第一导电型导电层做为阳极并将所述第二导电型外延层做为阴极的二极管予以串联连接，而构成串联连接二极管群。