[发明专利]集成电路结构

说明书

技术领域

本发明涉及一种集成电路，尤其涉及一种用于封装结构的伪金属设计。

背景技术

现代的集成电路都在半导体芯片上形成，为了增加制造生产率以及降低制造成本，集成电路通常在半导体晶片上制造。每个半导体晶片含有许多相同的半导体芯片，于集成电路制造完成之后，从晶片分割出半导体芯片，并且在半导体芯片被使用前进行封装。

在典型的封装工艺中，首先，半导体芯片(也称为裸片)被贴附至封装基底上，包含将半导体芯片物理性地牢固在封装基底上，以及将半导体芯片上的接合垫(bond pad)与封装基底上的接合垫连接，接着使用底部填胶，通常包括环氧树脂，使得半导体芯片与封装基底的接合更牢固。可使用倒装芯片接合(flip-chip bonding)或打线接合(wire bonding)的方式，将半导体芯片与封装基底接合，所完成的结构称为封装组件。

图1显示传统的芯片的剖面示意图，其包含基底10、电性连线8、铝垫2、铜柱4以及焊锡区6。焊锡区6用于与封装基底(未示出)接合，电性连线8则将铜柱4与位于基底10表面的集成电路电性连接。

在半导体芯片接合至封装基底之后，连接半导体芯片与封装基底的焊锡区常常会裂开，焊锡区会裂开是因为半导体芯片与封装基底之间的热膨胀系数不同所产生的应力所引起，此外，半导体芯片与封装基底的不同层之间的热膨胀系数差异也会产生应力。随着封装基底与半导体芯片的尺寸增加，其所产生的应力也会随之增加，应力增加的结果会使得焊锡裂开的问题变得更严重，并且在半导体芯片的不同层之间会发生脱层现象，特别是，在半导体芯片的低介电常数介电层之间更容易发生脱层现象。

发明内容

为了解决现有技术的问题，依据一实施例，集成电路结构包含半导体芯片，金属垫在半导体芯片的主要表面上，以及凸块下金属层在金属垫之上与金属垫接触，金属凸块形成于凸块下金属层之上与凸块下金属层电性连接，伪图案形成在与金属垫相同的水平面上，且由与金属垫相同的金属材料形成。

其他实施例也揭示如下。

一种集成电路结构，包括：一半导体芯片；一钝化层，设置于该半导体芯片的一主要表面上；多个金属垫，设置于该钝化层下方；多个凸块下金属层，每个凸块下金属层包括一第一部分设置于该钝化层之上，以及一第二部分延伸至该钝化层，与每一个金属垫接触；多个金属凸块，每个金属凸块设置于所述多个凸块下金属层之上，与所述多个凸块下金属层中的一个接触；以及多个伪图案，分布在整个该半导体芯片中，其中所述多个伪图案为设置在相同水平面上的平行伪金属条，且由与所述多个金属垫相同的材料制成。

本发明对于改善芯片的可靠度具有显著的效果。

为了让本发明的上述目的、特征、及优点能更明显易懂，以下配合所附附图，作详细说明如下：

附图说明

图1显示传统半导体芯片的一部分的剖面示意图；

图2A及图2B显示依据一实施例，半导体芯片的剖面示意图；

图2C显示在图2A以及/或图2B中所示的结构的俯视图；

图3A至图4B显示依据其他实施例，半导体芯片的剖面示意图与俯视图。

其中，附图标记说明如下：

2～铝垫；          4～铜柱；        6～焊锡区；      8～电性连线；

10、20～基底；     24～有源电路；   26～内连线结构； 26a～金属线；

26b、33～导孔；    30～金属垫；     34～介电层；     35～额外的介电层(钝化层)；

38～凸块下金属层； 40～金属凸块；   40’～焊锡凸块； 46～焊锡层；50、

50’～伪图案；     52、54、55、57～底下的伪图案；    100～芯片。

具体实施方式

以下详述各实施例的制造与使用，然而，可以理解的是，这些实施例提供许多可应用的发明概念，其可以在各种不同的特定背景中实施，在此所讨论的特定实施例仅用于说明，并非用以限定揭示的范围。

依据一实施例，在半导体芯片中存在新的封装结构，接着，讨论实施例的各种变化。在全部的说明实施例与各种示意图中，使用相似的标记来标示相似的元件。