[发明专利]提高高精度微小型SMD晶体谐振器可靠性的方法

说明书

技术领域

本发明涉及一种提高高精度微小型SMD晶体谐振器可靠性的方法。

背景技术

SMD晶体谐振器的性能决定于其中的石英晶片，但未加工的晶片由于其导电性能差，在晶体谐振器制造中都要在晶片部分表面镀上一层银，作为晶片的电极（此电极的面积小于晶片表面积），使晶体在电场的作用下形成逆压电效应。镀膜完成后，再通过导电胶将晶片固定在基座内部，最后通过真空封焊的方式进行密封。

晶体谐振器对银层的附着力要求很高，如果附着力不良，在振荡过程中银层松动，会直接导致频率老化率变差，频率变化值超过客户要求；另一方面，银层的松动后产生的银屑堆积在晶片或电极表面时，会阻碍晶片振荡，造成产品电阻增加，甚至间歇性的停振。

同时，晶片与基座的粘结强度也直接影响产品的可靠性，特别是晶片长、宽分别低于1.6mm、1.1mm的微小型SMD晶体谐振器，由于晶片尺寸小，点胶面积也随之缩小，导致晶片与基座的粘结强度下降。当晶片与基座粘结不良时，晶体工作时晶片的振荡或者外部轻微的碰撞都会导致产品的频率变化甚至不起振现象。

发明内容

本发明的目的是提供一种提高高精度微小型SMD晶体谐振器可靠性的方法，可以通过提高晶片与基座间的粘接强度以及银层附着力，来提高产品的可靠性。

本发明是这样实现的：包括晶片镀膜、点胶及封焊步骤，其特征在于：

在晶片镀膜前，先在晶片的主电极引出端和/或副电极引出端点胶区域设置非镀层区域，该非镀层区域面积为0.045～0.055mm²；

晶片镀膜时，先在晶片镀膜区域镀一层厚度为6.0~6.5nm的金属Cr，然后在Cr层上按常规方法镀上银电极。

本发明银电极是镀在Cr上而不是直接镀在水晶晶片上，由于Cr与晶片附着性好，因此银电极附着力大大加强。检验银层附着力最基本的方法是使用3M胶带粘上晶片后撕开，看是否有银层脱落到胶带上。常规镀膜的方法经常会发现脱银现象（特别是空气湿度较大时）。而使用复合镀膜方法的晶片，使用3M胶带检测未发现有脱银现象。虽然镀Cr可以增加银层附着力，但如果Cr层镀的过厚，会导致晶体谐振器的电阻增加。本发明人通过实验发现，Cr层厚度在上述尺寸时，产品电阻值变化仅在2Ω以内，不会导致晶体谐振器的电阻增加。

点胶后，导电胶覆盖在电极引出端的非镀层区域，导电胶与晶片本体直接接触，极大的加强了晶片与基座的粘结强度。由于该非镀层区域面积很小，并且导电胶覆盖了周围和下表面的有镀层区域，不会对晶体谐振器的电性能造成影响。

上述非镀层区域设置在晶片的拐角处，即点胶胶点的区域，以便于导电胶可以完全覆盖住该非镀层区域。

经跌落试验，使用本方法生产的晶体谐振器产品在1m高度3次自由跌落在厚度为3cm的木地板上，频率变化在1ppm内，电阻变化在2Ω之内。而常规方法生产的晶体谐振器频率变化一般在2.5ppm内。

振动试验中，在振动频率10～55Hz,振幅1.5mm,周期1.5分钟的条件下，循环在X、Y、Z轴方向各30分钟，放置1小时后测试变化值。频率变化在3ppm以内。常规方法生产的晶体谐振器频率变化一般在5ppm内。

模拟回流焊的试验中，在265±5℃温度下保持30S，频率变化在2.5ppm内，而常规方法生产的晶体谐振器变化一般在4ppm以内。

此外，使用该种方法生产的晶体谐振器，年老化率从6ppm降低到3ppm，随机抽选的产品测试，在老化前后未出现频率突变的产品，产品的频率和电阻值一致性好。

附图说明

图1为本发明晶片结构示意图；

图2为本发明晶片另一实施例结构示意图。

具体实施方式

如图1所示，本发明在镀膜前，先在晶片1上的主、副电极引出端4、2在晶片1拐角处均设置非镀层区域5、3，该非镀层区域5、3面积为0.045～0.055mm²，该非镀层区域5、3可以是一块连续的区域，也可以是不连续的几块。点胶后，导电胶覆盖该非镀层区域，导电胶与晶片本体直接接触，极大的加强了晶片在基座上的粘结强度。

本发明也可在一个电极引出端设置非镀层区域。图2所示为本发明在副电极引出端设置非镀层区域的实施例，晶片1上副电极引出端2在晶片1拐角处均设有非镀层区域3。

本发明也可只在主电极引出端设置非镀层区域。

晶片用自动溅射镀膜方式，先在晶片表面镀上一层厚度为6.0~6.5nm的金属Cr，然后在Cr镀层上按常规方法镀上银电极。

再将上述镀膜后的晶片通过点胶方式固定在基座上，再经封焊，得到SMD晶体谐振器产品。