[发明专利]一种闪存器件及其形成方法

说明书

技术领域

本发明涉及半导体设计及其制造技术领域，具体来说，涉及一种具有FinFET(鳍式场效应晶体管)结构的闪存器件及其形成方法。

背景技术

随着集成电路规模的不断扩大，器件尺寸的不断缩小，三维器件成为半导体界发展的方向。FinFET器件结构由于其良好的截止性能、可扩展性以及与常规制造工艺的兼容性而倍受关注。

对于目前的半导体技术发展，在闪存器件中也开始引入鳍式结构。闪存器件是一种电写入和擦除数据的器件，其通过在控制栅极(Control Gate)、浮置栅极(Floating Gate)和衬底之间形成介质层而形成串联的两个电容器，即使在器件断电时也能在浮置栅极上保持电荷，以提供存储功能。

然而，目前的鳍式闪存器件工艺还不能与FinFET的逻辑器件工艺兼容。

发明内容

本发明的目的旨在至少解决上述技术缺陷之一，特别是提出一种与FinFET器件兼容的FinFET闪存器件及其制造工艺，同时能够降低制造成本。

为达到上述目的，本发明一方面提出一种闪存器件，位于绝缘层之上，包括：第一鳍片和第二鳍片，其中所述第二鳍片为所述器件的控制栅；栅介质层，位于所述第一鳍片和第二鳍片的侧壁和顶部；浮栅，位于所述栅介质层上且横跨所述第一鳍片和第二鳍片；源/漏区，位于所述浮栅两侧的所述第一鳍片内。

本发明另一方面还提出一种闪存器件的形成方法，所述方法包括：提供衬底，所述衬底包括绝缘层和半导体层，所述半导体层位于所述绝缘层上；图案化所述半导体层以形成第一鳍片和第二鳍片；在所述第一鳍片和第二鳍片的侧壁及顶部形成栅介质层；在所述栅介质层上形成横跨所述第一鳍片和所述第二鳍片的浮栅；在所述浮栅两侧的第一鳍片中形成源/漏区。

通过本发明提出的FinFET闪存器件及其形成方法，实现了FinFET闪存器件工艺与FinFET逻辑器件工艺的完全兼容，同时能够降低制造成本。

附图说明

本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：

图1是根据本发明的实施例的FinFET闪存器件的结构示意图；

图2至图9是根据本发明的实施例的闪存器件的制造方法中间步骤的器件结构示意图。

具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。

为了能够更清楚地理解本发明的思想，以下将以具体实施例进行详细介绍：

图1示出的是本发明的FinFET闪存器件结构剖面图。该器件形成于绝缘衬底上，该绝缘体衬底可以包括绝缘层112和半导体层110，绝缘层112位于半导体层110之上。衬底材料实际运用中可以是任何绝缘体上半导体(SOI)衬底，本发明实施例以绝缘体上硅衬底为例，即半导体层110为硅层，绝缘层112为埋氧层(BOX，如SiO₂)，BOX上的硅层可以直接形成鳍片，即硅鳍。

该器件包括形成于绝缘衬底上的第一鳍片114和第二鳍片116，其中第一鳍片114为闪存沟道，第二鳍片116为控制栅；第一鳍片114和第二鳍片116侧壁及顶部上的栅介质层118；形成于衬底110上且横跨第一鳍片114和第二鳍片116的浮栅120；形成于第一鳍片114两侧的源/漏区。其中，源/漏区在图1中未示出。

进一步地，该器件还可以包括形成于第一鳍片114与第二鳍片116的硅层上部的保护帽层160。优选地，该器件还可以包括形成于所述浮栅两侧的侧墙122。其中，侧墙122在图1中未示出。

第二鳍片116可以为n型或p型掺杂。在本发明的实施例中，第二鳍片116优选为n型掺杂，例如P或As离子都可以作为掺杂杂质。n型掺杂更有利于控制栅的导电性。

浮栅120可以为多晶硅栅或金属栅。

优选地，其中第一鳍片114和第二鳍片116平行排列于绝缘层上。

以下将结合附图详细介绍如图1所示的闪存器件的形成方法，当然本发明可以采用不同于以下描述的步骤和工艺来形成所述闪存器件，这些均不脱离本发明的保护范围。