[发明专利]台阶状硅锗源/漏结构的制造方法

说明书

技术领域

本发明涉及集成电路制造领域，特别涉及一种台阶状硅锗源/漏结构的制造方法。

背景技术

目前，业界通常将硅锗的选择性外延生长工艺应用在半导体工艺上，以增加载流子的迁移率(carrier mobility)和成本效益。埋置硅锗(Embedded SiGe)技术对于生产基于硅的高性能晶体管来说已经成为一种有前景的技术。由于锗原子的半径比硅原子的半径大，所以当锗原子取代部分的硅原子，进入硅的晶格(lattice)中时，整个晶格会因此而扭曲。在载流子的电荷密度相同时，晶格扭曲的硅或硅锗合金与单晶硅比起来，其电子和空穴的移动性都大幅增加，分别增加5和10倍左右，如此一来便能够降低元件的阻值。

现在已知在紧邻PMOS晶体管沟道的硅衬底中埋置硅锗会在沟道上产生压应力(compressive stress)，从而提高空穴迁移率，提高PMOS晶体管的性能。但如何能更进一步提高沟道的应力且不会降低延伸结特性则需要在技术上有进一步的开拓研究。因此，业界又提出了台阶状的硅锗结构，通过形成台阶状的硅锗结构，可使得晶体管的沟道可产生更大的应力且不会降低延伸结特性，因此可进一步提高空穴迁移率，提高晶体管的性能。

在下述论文中提出了一种台阶状硅锗源/漏结构的制造方法：“AHigh Performance PMOSFET with Two-step Recessed SiGe-S/D Structure for 32nm node and Beyond”，N.Yasutake et al.，2006IEEE，Page：77～80。在该论文中公开了利用两步刻蚀工艺来形成台阶状凹陷部，进而形成台阶状硅锗源/漏结构的方法，该方法具体包括以下步骤：首先，在硅衬底上形成栅极结构；然后，进行晕圈注入(halo implant)工艺；之后，形成偏置间隙壁(offset spacer)；其后，进行第一次刻蚀工艺，以在硅衬底中形成第一凹陷部；随后，在偏置间隙壁的两侧形成牺牲间隙壁(dummy spacer)；接着，进行第二次刻蚀工艺，以在硅衬底中形成第二凹陷部，所述第二凹陷部的深度大于第一凹陷部的深度，所述第一凹陷部紧邻栅极结构；接下来，去除所述牺牲间隙壁，并在第一凹陷部和第二凹陷部内形成硼掺杂的硅锗结构，所述硅锗结构呈台阶状。所述台阶状的硅锗结构能进一步的提高沟道的应力，且不会降低延伸结(extension junction)特性，可改善短沟道效应(short channel effect)。

另外，在中请号为US200602311826的美国专利申请中也公开了一种“用于增强PFET迁移率的埋有台阶的SiGe结构”，在该专利申请中，该台阶状的SiGe结构也是通过两步刻蚀工艺形成的，即先利用一刻蚀工艺中形成浅凹陷，之后再利用另一刻蚀工艺形成相对较深的凹陷，从而在硅本体中限定出台阶区，最后在台阶区上外延生长SiGe层，从而形成台阶状的SiGe结构。

然而，在上述的台阶状硅锗源/漏结构的制造方法中，均是通过多步刻蚀工艺才形成台阶状的凹陷区，即先利用一刻蚀工艺形成一凹陷部，再利用另一刻蚀工艺形成另一凹陷部，工艺步骤较为复杂；并且，在进行两次刻蚀步骤时，均是对晶态的硅本体进行刻蚀，刻蚀选择比较差，不易控制形成的凹陷的深度和形貌，刻蚀工艺的控制难度较大。

发明内容

本发明提供一种台阶状硅锗源/漏结构的制造方法，该方法在一次刻蚀工艺中形成台阶状的凹陷，减少了刻蚀工艺步骤，并可降低刻蚀工艺的控制难度。

为解决上述技术问题，本发明提供一种台阶状硅锗源/漏结构的制造方法，包括：提供硅衬底，所述硅衬底上形成有栅极结构、位于栅极结构两侧的第一间隙壁、以及位于第一间隙壁两侧的第二间隙壁；执行第一次离子注入工艺，以在第二间隙壁两侧的硅衬底中形成第一非晶态区域；去除第二间隙壁；执行第二次离子注入工艺，以在第一间隙壁两侧的硅衬底中形成第二非晶态区域，所述第二非晶态区域的深度小于第一非晶态区域的深度；刻蚀所述第一非晶态区域和第二非晶态区域，以形成台阶状凹陷部；在所述台阶状凹陷部内形成掺杂的台阶状硅锗源/漏结构。

可选的，在所述台阶状硅锗源/漏结构的制造方法中，所述第一非晶态区域和第二非晶态区域是利用干法刻蚀工艺去除的，所述干法刻蚀工艺所使用的刻蚀气体为溴化氢、氧气以及氯气的混合气体。

可选的，在所述台阶状硅锗源/漏结构的制造方法中，所述第一非晶态区域和第二非晶态区域是利用湿法刻蚀工艺去除的，所述湿法刻蚀工艺所使用的刻蚀液体为pH值大于10的碱性液体。