[发明专利]相变存储器的制作方法

说明书

技术领域

本发明涉及集成电路制造领域，特别是涉及一种相变存储器件的制造方法。

背景技术

随着信息产业的高速发展，处理大量信息的需求增长，因此，对能够存储大量信息的信息存储媒体的需求也随之增长。相变存储器件(PhaseChange-Random Access Memory，PC-RAM)由于具有高效读取、高可擦写次数、非易失性、元件尺寸小、功耗低、成本低、可多级存储、抗强震动和抗辐射等优点，被国际半导体工业协会认为最有可能取代目前的闪存存储器，而成为未来存储器主流产品和最先成为商用产品的器件。

相变存储器件包括由相变材料制成的相变层，相变材料处于晶态和晶态时的电阻有很大不同，即相变材料可具有两相，可根据它们的电阻值区分所述两相。随温度的变化相变材料发生可逆变化，目前已开发出很多相变材料，例如，GST(Ge₂Sb₂Te₅)是一种传统采用的相变材料。

在相变存储器中，可以通过对记录了数据的相变层进行热处理，而改变存储器的值。构成相变层的相变材料会由于所施加电流的加热效果而进入结晶态或非晶状态。当相变层处于结晶状态时，PCRAM的电阻较低，此时存储器赋值为“0”。当相变层处于非晶状态时，PCRAM的电阻较高，此时存储器赋值为“1”。因此，PCRAM是利用当相变层处于结晶状态或非晶状态时的电阻差异来写读取数据的非易失性存储器。

现有的相变存储器件的剖面图如图1所示，相变存储器包括：半导体基底11，半导体基底11上形成有晶体管(未图示)；层间绝缘层(inter-insulating layer)13，形成于半导体基底11上；插塞(contact plug)12，贯穿层间绝缘层13的厚度；由GST构成的相变层14，形成于中间绝缘层13上；上部电极15形成于相变层14上，其中虚线所示区域既是程序容积区；所述插塞12有连接下部的晶体管和上部的相变层14的作用。

现有的相变存储器极少采用嵌入式的结构，主要由于嵌入式结构的制造工艺复杂，导致产量低，相应的生产率降低；也正因为这个原因嵌入式相变存储器未得到很好的发展，该技术不够成熟。

因此需要提供一种工艺简单的制造嵌入式相变存储器的方法。

发明内容

本发明解决的问题是提供一种相变存储器的方法，防止制造工艺复杂。

本发明提供一种相变存储器的制作方法，包括下列步骤：

提供半导体衬底，所述P型半导体衬底内形成有掩埋阱；

在掩埋阱表面形成层间介质层；

在层间介质层中形成露出掩埋阱的开槽；

向开槽内依次填充第一外延层、第二外延层和第三外延层，所述第三外延层中含碳离子，所述第二外延层作为第一电极；

采用对第三外延层和第二外延层刻蚀具有高选择比的刻蚀工艺去除第三外延层，形成相变存储器开口；

在开口侧壁形成侧墙；

在开口内填充满相变层；

在相变层上形成第二电极。

本发明具有以下优点：形成含碳离子的第三外延层，然后采用对第三外延层和第二外延层刻蚀具有高选择比的刻蚀工艺刻蚀去除第三外延层，而对第二外延层不造成任何影响，既简化了工艺，又提高了器件的质量。

附图说明

图1是现有相变存储器的结构示意图；

图2至图7是本发明形成相变存储器的实施例示意图。

具体实施方式

下面结合附图对本发明的具体实施方式做详细的说明。

图2至图7是本发明形成相变存储器的实施例示意图。如图2所示，提供半导体基底100，所述半导体基底100分为核心器件区I和外围电路区II；在半导体基底100内形成隔离结构102，用于器件之间的隔离，本实施例中所述隔离结构102为浅沟槽隔离，形成浅沟槽隔离的技术为本领域技术人员公知的技术；用化学气相沉积法或热氧化法在半导体基底100形成氧化层108，所述氧化层108的材料为含硅氧化物。然后，在外围电路区II形成晶体管104；在形成所述晶体管104时，用光刻胶遮盖核心器件区I，在外围电路区II的半导体基底100上形成栅极和位于栅极上的金属硅化物层，在半导体基底100内形成源/漏极。

继续参考图2，在核心器件区I的半导体基底100内形成掩埋阱106；具体形成如下：在外围电路区II形成光刻胶层，以光刻胶层为掩膜，向半导体基底100内掺杂离子，形成掩埋阱106。