[发明专利]高抗辐照CMOS半导体集成电路及制备方法无效
| 申请号： | 201010283260.6 | 申请日： | 2010-09-14 |
| 公开（公告）号： | CN101950747A | 公开（公告）日： | 2011-01-19 |
| 发明（设计）人： | 李平;李威;李建军 | 申请（专利权）人： | 电子科技大学 |
| 主分类号： | H01L27/092 | 分类号： | H01L27/092;H01L21/8238;H01L21/762 |
| 代理公司： | 成都惠迪专利事务所 51215 | 代理人： | 刘勋 |
| 地址： | 610000 四川省成*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 辐照 cmos 半导体 集成电路 制备 方法 | ||
1.高抗辐照CMOS半导体集成电路，包括衬底(10)、外延层(11)、p阱和n阱，其特征在于，在p阱和n阱之间有至少一道隔离槽(31)，所述隔离槽(31)贯穿外延层(11)，其底端设置于衬底(10)，隔离槽(31)填充有绝缘介质。
2.如权利要求1所述的高抗辐照CMOS半导体集成电路，其特征在于，p阱和n阱分别设置在隔离槽之间。
3.高抗辐照CMOS半导体集成电路制备方法，其特征在于，包括下述步骤：
(1)在衬底上生长外延层；
(2)分别形成n阱和p阱；
(3)在n阱和p阱之间深槽刻蚀，包括薄氧生长、氮化硅沉积和深槽刻蚀；
(4)深槽绝缘介质填充，包括沟槽衬垫氧化硅生长和沟槽绝缘介质填充；
(5)深槽绝缘介质层抛光——氮化物去除，包括沟槽绝缘介质抛光和氮化硅去除；
(6)按照CMOS半导体集成电路标准工艺形成器件和集成电路。
4.如权利要求2所述的高抗辐照CMOS半导体集成电路制备方法，其特征在于，
所述步骤(1)为：衬底为p型硅片10，生长p-外延层11，厚度约5.0μm；
所述步骤(2)为：热生长厚度约150的掩蔽氧化层，光刻n阱注入区，注入磷形成n阱，光刻p阱注入区，注入硼形成p阱；
所述步骤(3)为：热生长薄氧化层(20)，厚度约150再用LPCVD沉积氮化硅(21)，光刻出深槽隔离区(22)，然后采用DRIE刻蚀透整个外延层，得到深槽；
所述步骤(4)为：热生长沟槽衬垫氧化硅(30)，厚度约150再采用HWP进行沟槽氧化硅填充；
所述步骤(5)为：采用CMP对沟槽氧化硅抛光，然后热磷酸去除氮化硅。
5.高抗辐照CMOS半导体集成电路制备方法，其特征在于，包括下述步骤：
(1)在衬底上生长外延层；
(2)深槽刻蚀，包括薄氧生长、氮化硅沉积和深槽刻蚀；
(3)深槽绝缘介质填充，包括沟槽衬垫氧化硅生长和沟槽绝缘介质填充；
(4)深槽绝缘介质层抛光——氮化物去除，包括沟槽绝缘介质抛光和氮化硅去除；
(5)在深槽的两侧分别形成n阱和p阱；
(6)按照CMOS半导体集成电路标准工艺形成器件和集成电路。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于电子科技大学，未经电子科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201010283260.6/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种沟槽式肖特基势垒二极管整流器件
- 下一篇：新型按钮开关
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的
