[发明专利]改善超级结器件深沟槽刻蚀边界形貌的方法

说明书

技术领域

本发明属于半导体集成电路制造领域，具体涉及一种超级结器件深沟槽的制造方法，尤其涉及一种改善超级结器件深沟槽刻蚀边界形貌的方法。 

背景技术

通常将深度在10μm以上的沟槽称为深沟槽，深沟槽结构在现今的半导体技术中得到较为广泛的应用。例如，深沟槽可作为隔离结构以隔绝不同操作电压的电子器件。将其应用于SiGe BiCMOS(硅锗双极互补金属氧化半导体)工艺中可以减小基片与NPN三极管(由2块N型半导体中间夹着一块P型半导体所组成的三极管)的电容，提高器件的频率特性。又如，深沟槽可应用于超级结MOS晶体管(super junction MOSFET)，作为PN结通过耗尽态的电荷平衡达到高击穿电压性能。 

目前，超级结MOS晶体管制造过程中刻蚀和填充深沟槽的方法是：在p型硅衬底上生长一层n型外延层(单晶硅)，然后在该外延层上刻蚀深沟槽，然后再用p型单晶硅填充该深沟槽，最后用化学机械研磨(CMP)工艺进行表面平坦化。此时该深沟槽结构作为p型半导体柱，该深沟槽结构的两侧作为n型半导体柱，即得到了纵向交替排列的p型和n型半导体柱。该方法中将n型硅与p型硅交换，效果不变。 

在深沟槽的刻蚀工艺中，通常采用两步刻蚀法。第一步先刻蚀阻挡层(hard mask)，停在硅表面上。在光阻去除以后，再进行第二步深沟槽硅刻蚀。由于通常要达到20～40um(微米)的刻蚀深度，需要产生较长时间的等离子轰击，此 时光阻已经去除，在刻蚀过程中，除了表层的阻挡层会随深沟槽里面的硅一同被消耗以外，侧面也会受到长时间等离子的轰击，在刻蚀完成以后，从微观来看靠近深沟槽的阻挡层侧面会变成锯齿曲线状而非理想中的直线。这会对后续的硅化学机械研磨工艺有一定的影响，研磨垫很难接触到凹进去的区域，从而产生残留。 

此外，采用ONO(氧化膜-氮化膜-氧化膜)结构作为刻蚀阻挡层时，在刻蚀完成后，去除表面的氧化膜时，底层氧化膜靠近深沟槽的部位也会受到侧向侵蚀，深沟槽边缘的形貌容易受到工艺波动的影响。 

发明内容

本发明要解决的技术问题是本发明提供了一种改善超级结器件深沟槽刻蚀边界形貌的方法，该方法可以有效地改善深沟槽刻蚀边界形貌，避免锯齿状侧面给后续硅化学机械研磨工艺带来的影响，工艺简单，易于实现。 

为解决上述技术问题，本发明提供一种改善超级结器件深沟槽刻蚀边界形貌的方法，包括如下步骤： 

步骤一，硅片表面淀积ONO层； 

步骤二，深沟槽刻蚀第一步，以所述ONO层最上方的氧化硅作为刻蚀阻挡层，该步刻蚀停在硅表面，并去除光阻，形成沟槽； 

步骤三，表面沉积氮化硅，刻蚀氮化硅形成侧壁并将ONO层表面和硅表面的氮化硅去除干净，形成ONO层侧壁氮化硅保护层； 

步骤四，深沟槽刻蚀第二步，在步骤(2)形成的沟槽内继续刻蚀硅，形成深沟槽； 

步骤五，去除侧壁氮化硅保护层及ONO层最上方的氧化硅和中间氮化硅； 

步骤六，以单晶硅或多晶硅填充所述深沟槽； 

步骤七，采用化学机械研磨工艺对硅片表面进行平坦化处理，以所述ONO层最下方的氧化硅作为研磨阻挡层； 

步骤八，去除所述ONO层最下方的氧化硅。 

在步骤一中，所述淀积ONO层采用常压化学气相沉淀工艺、低压化学气相沉淀工艺或等离子体增强化学气相沉淀工艺，所述ONO层包括位于下方的厚度为 的氧化硅、位于中间的厚度为 的氮化硅、位于上方的厚度为 的氧化硅。 

在步骤一中，所述硅片包括硅衬底，即硅衬底上生长的一层外延层，该外延层的厚度为0～60微米。 

在步骤三中，所述沉积氮化硅采用常压化学气相沉淀工艺、低压化学气相沉淀工艺或等离子体增强化学气相沉淀工艺，该氮化硅的厚度为 

在步骤三中，所述刻蚀氮化硅形成侧壁并将ONO层表面和硅表面的氮化硅去除干净采用各向异性干法刻蚀工艺，该各向异性干法刻蚀工艺所用的反应气体为O₂及含氟气体，压力范围为10-100sccm。所述含氟气体为CF₄、CHF₃、CF₄、C₄F₈或C₄F₆。 

在步骤四中，所述形成的深沟槽的深度范围为2～60微米。 

在步骤二和步骤四中，所述的深沟槽刻蚀采用干法刻蚀工艺。