[发明专利]一种MOS晶体管

说明书

技术领域

本发明涉及晶体管结构，具体涉及一种沟槽型垂直双扩散晶体管结构，属于半导体技术领域。

背景技术

在半导体集成电路中，以双扩散MOS晶体管为基础的电路，简称DMOS，利用两种杂质原子的侧向扩散速度差，形成自对准的亚微米沟道，可以达到很高的工作频率和速度。

与普通MOS晶体管相比，DMOS在结构上有两个主要区别：一是将P型、N型杂质通过同一氧化层窗口顺次扩散，形成很短的沟道；二是在沟道与漏区之间加入一个轻掺杂的N-漂移区，其掺杂浓度远小于沟道区。这个区承受大部分所加的漏电压，从而使短沟道效应减弱，提高漏击穿电压，从而实现短沟道与高击穿电压结合而得到的一系列优点。

DMOS晶体管又可分为横向DMOS晶体管(LDMOS)和垂直DMOS晶体管(VDMOS)两种。其中，垂直DMOS晶体管由于其良好的性能和高集成度，在半导体集成电路领域中得到越来越多的应用。

图1所示为传统的TDMOS晶体管结构。

如图1所示，传统的TDMOS晶体管100包括：一N+半导体衬底101以及依次位于其表面的N-外延层102和P型阱区103，多晶硅栅极130位于延伸至外延层102的沟槽内，其与N-外延层102、P型阱区103以及N+掺杂的源区111间有栅氧化层131隔开，该TDMOS晶体管100的漏电极由N+半导体衬底101底面覆盖的漏极金属层120引出，其源电极由覆盖N+掺杂的源区111表面的源极金属层110引出。由图1所示可知，该结构中，源极金属层110位于P型阱区103表面，其与硅体区接触的部分为轻掺杂的P型阱区103，此处金属-半导体接触易引发各种寄生效应，影响晶体管性能。

发明内容

本发明要解决的技术问题是，提供一种MOS晶体管，改善现有结构中的金属接触，防止各种寄生效应的产生，进一步改善器件性能。

为解决上述技术问题，本发明提供的MOS晶体管包括：

第一半导体类型的半导体衬底(201)；

位于半导体衬底(201)表面的第一半导体类型掺杂的外延层(202)；

位于外延层(202)内的、第二半导体类型掺杂的阱区(203)；

若干位于阱区(203)内的第一沟槽(210)，其沟槽深度大于阱区(203)深度，延伸至外延层(202)内，且该第一沟槽(210)内衬栅氧化层(212)并填充多晶硅形成多晶硅栅(211)；

以及：

若干位于阱区(203)内相邻两第一沟槽(210)之间的接触孔(220)，其内衬粘合层(232)并填充有第一金属(233)形成金属插塞；

若干位于接触孔(220)下方的第二半导体类型掺杂的体接触区(204)；

若干位于阱区(203)内第一沟槽(210)和接触孔(220)之间的第一半导体类型掺杂的源区(231)。

进一步的，半导体衬底(201)和第一半导体类型掺杂的源区(231)均为重掺杂，且源区(231)掺杂浓度小于半导体衬底(201)的掺杂浓度；外延层(202)为轻掺杂，且外延层(202)的掺杂浓度小于半导体衬底(201)和源区(231)的掺杂浓度。

进一步的，体接触区(204)为重掺杂，阱区(203)为轻掺杂，即：体接触区(204)的掺杂浓度大于阱区(203)的掺杂浓度。

进一步的，接触孔(220)孔径为0.2μm～0.5μm，孔深为0.35μm～1μm，该接触孔(220)的孔深大于源区(231)的离子注入深度、且远小于第一沟槽(210)的沟槽深度。

可选择的，接触孔(220)内衬的粘合层(232)为Ti/TiN叠层。

可选择的，接触孔(220)内填充的第一金属(233)为钨(W)。

进一步的，第一沟槽(210)内衬的栅氧化层(212)向外延伸至覆盖源区(231)表面。

进一步的，多晶硅栅(211)表面覆盖有氧化层(214)。

进一步的，覆盖源区(231)表面的栅氧化层(212)和覆盖多晶硅栅(211)表面的氧化层(214)表面均覆盖有一绝缘介质层(213)，该绝缘介质层(213)表面与第一金属层(233)表面持平。

可选的，栅氧化层(212)和氧化层(214)表面覆盖的绝缘介质层(213)为硼磷硅玻璃(BPSG)。

进一步的，绝缘介质层(213)及第一金属层(233)表面覆盖有第二金属层(230)。

进一步的，第二金属层(230)为一叠层结构，包括：粘合层(232)和第三金属层(234)。