[发明专利]半导体集成电路有效
申请号: | 201010279144.7 | 申请日: | 2010-09-08 |
公开(公告)号: | CN102012875A | 公开(公告)日: | 2011-04-13 |
发明(设计)人: | 光明雅泰;饭塚洋一 | 申请(专利权)人: | 瑞萨电子株式会社 |
主分类号: | G06F13/16 | 分类号: | G06F13/16;G06F13/38 |
代理公司: | 中原信达知识产权代理有限责任公司 11219 | 代理人: | 孙志湧;穆德骏 |
地址: | 日本神*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 集成电路 | ||
1.一种半导体集成电路,包括:
第一收发机和第二收发机,所述第一收发机和所述第二收发机通过信号线执行数据的发送和接收,其中
所述第一收发机包括:
第一终端电路,所述第一终端电路包括第一电阻器和第一开关,所述第一电阻器被设置在第一电源端子和所述信号线之间,所述第一开关控制流过所述第一电阻器的电流被导通和截止;以及
控制电路,所述控制电路将第一控制信号输出到所述第一终端电路,使得当所述第一收发机接收数据时,所述第一开关被接通,当所述第一收发机发送数据时,所述第一开关被断开,并且当所述第一收发机在接收数据之后进一步接收另一数据时,在接收到所述数据之后的第一预定时段期间,所述第一开关持续接通。
2.根据权利要求1所述的半导体集成电路,其中,所述第一预定时段是基于所述第一收发机的数据接收间隔而决定的。
3.根据权利要求2所述的半导体集成电路,其中,所述数据接收间隔是基于在所述第一收发机向所述第二收发机输出用于接收数据的命令时的时间与所述第一收发机进一步向所述第二收发机输出用于接收另一数据的命令时的时间之间的时段而决定的。
4.根据权利要求2所述的半导体集成电路,其中,所述数据接收间隔是基于在所述第一收发机向所述第二收发机输出用于接收数据的命令时的时间与所述第一收发机开始接收数据时的时间之间的时延而决定的。
5.根据权利要求2所述的半导体集成电路,其中,所述数据接收间隔是基于所述数据的突发长度而决定的。
6.根据权利要求2所述的半导体集成电路,其中,所述控制电路输出所述第一控制信号,使得当所述第一收发机在接收到数据之后进一步接收另一数据时并且当所述数据接收间隔超过预定阈值时,所述第一开关被断开,而不是持续接通。
7.根据权利要求1所述的半导体集成电路,其中
所述第二收发机包括第二终端电路,所述第二终端电路包括第二电阻器和第二开关,所述第二电阻器被设置在所述第一电源端子和所述信号线之间,所述第二开关控制流过所述第二电阻器的电流被导通和截止;以及
所述控制电路将第二控制信号输出到所述第二终端电路,使得当所述第二收发机接收数据时所述第二开关被接通,当所述第二收发机发送数据时所述第二开关被断开,并且当所述第二收发机在接收数据之后进一步接收另一数据时,在接收到所述数据之后的第二预定时段期间,所述第二开关持续接通。
8.根据权利要求7所述的半导体集成电路,其中,所述第二预定时段是基于所述第二收发机的数据接收间隔而决定的。
9.根据权利要求8所述的半导体集成电路,其中,所述第二收发机的所述数据接收间隔是基于在所述第一收发机向所述第二收发机输出用于发送数据的命令时的时间与所述第一收发机进一步向所述第二收发机输出用于发送另一数据的命令时的时间之间的时段而决定的。
10.根据权利要求8所述的半导体集成电路,其中,所述第二收发机的所述数据接收间隔是基于在所述第一收发机向所述第二收发机输出用于发送数据的命令时的时间与所述第一收发机开始发送数据时的时间之间的时延而决定的。
11.根据权利要求8所述的半导体集成电路,其中,所述第二收发机的所述数据接收间隔是基于所述数据的突发长度而决定的。
12.根据权利要求8所述的半导体集成电路,其中,所述控制电路输出所述第二控制信号,使得当所述第二收发机在接收数据之后进一步接收另一数据时并且当所述数据接收间隔超过预定阈值时,所述第二开关被断开,而不是持续接通。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社,未经瑞萨电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201010279144.7/1.html,转载请声明来源钻瓜专利网。
- 上一篇:防虫开关
- 下一篇:一种软包装超级电容器