[发明专利]记忆胞、记忆体装置及记忆胞的制造方法

说明书

技术领域

本发明涉及一种记忆元件，特别是涉及一种的记忆胞、记忆体装置及记忆胞的制造方法。

背景技术

非挥发性记忆体中的可电擦除可编成只读记忆体(electrically erasable programmable read only memory，EEPROM)具有可进行多次资料的存入、读取、擦除等动作，且存入的资料在断电后也不会消失的优点，所以已成为个人电脑和电子设备所广泛采用的一种记忆体元件。

可电擦除且可编成只读记忆体在藉由通道热电子(channel hot electron)进行记忆胞的写入过程(program process)中，在基底表面经由冲击游离(impact ionization)后所产生的空穴会在基底方向产生二次冲击游离而带来更多的电子-空穴对(pairs of electrons and holes)。由于记忆胞的尺寸愈来愈小并且共用源极或漏极的掺杂区，所以这些产生的二次热电子可能会越过掺杂区而对相邻的记忆胞产生写入的动作而影响相邻记忆胞的资料。这种影响相邻记忆胞的现象称为写入干扰(program disturbance)。

由此可见，上述现有的可电擦除可编成只读记忆体在产品结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品及方法又没有适切的结构及方法能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新的记忆胞、记忆体装置及记忆胞的制造方法，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。

发明内容

本发明的目的在于，克服现有的可电擦除可编成只读记忆体存在的缺陷，而提供一种新的记忆胞与其记忆体装置，所要解决的技术问题是使其源极或漏极掺杂区的下方具有可隔离电子的隔离结构，可防止冲击游离的电子经由掺杂区下方移动到相邻的记忆胞而造成写入干扰，非常适于实用。

本发明的另一目的在于，克服现有的可电擦除可编成只读记忆体存在的缺陷，而提供一新的记忆胞的制造方法，所要解决的技术问题是在源极与漏极掺杂区下方形成一隔离结构，以防止电子穿越至相邻的记忆胞而造成写入干扰，从而更加适于实用。

本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种记忆胞，其包括基底、堆叠栅极结构及第一隔离结构。基底具有第一掺杂区、第二掺杂区与通道区，通道区位于第一掺杂区与第二掺杂区之间。堆叠栅极结构设置于通道区上，堆叠栅极结构由下而上至少包括电荷陷入层及栅极。第一隔离结构设置于基底中，第一隔离结构连接于第一掺杂区并向第一掺杂区的下方延伸一预定长度，且第一隔离结构的底部低于第一掺杂区的底部。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的记忆胞，更包括第二隔离结构，设置于基底中。其中，第二隔离结构连接于第二掺杂区并向第二掺杂区的下方延伸该预定长度，且第二隔离结构的底部低于第二掺杂区的底部。

前述的记忆胞，其中所述的第二隔离结构与第一隔离结构的材料例如相同。

前述的记忆胞，其中所述的第一隔离结构的介电常数大于基底的介电常数。

前述的记忆胞，其中所述的第一隔离结构的材料例如是二氧化硅(SiO₂)、氮化硅(SiN_x)或气体。

前述的记忆胞，其中所述的第一隔离结构的宽度例如是小于第一掺杂区的宽度。

前述的记忆胞，其中所述的预定长度例如是300埃至1500埃

本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种记忆体装置，包括驱动电路及记忆胞阵列。记忆胞阵列耦接于驱动电路，其中记忆胞阵列具有多个相互串接的记忆胞，各记忆胞包括基底、堆叠栅极结构及第一隔离结构。基底具有第一掺杂区、第二掺杂区与通道区，通道区位于第一掺杂区与第二掺杂区之间。堆叠栅极结构设置于通道区上，堆叠栅极结构由下而上至少包括电荷陷入层及栅极。第一隔离结构设置于基底中，第一隔离结构连接于第一掺杂区并向第一掺杂区的下方延伸一预定长度，且第一隔离结构的底部低于第一掺杂区的底部。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的记忆体装置，更包括第二隔离结构，设置于基底中，其中第二隔离结构连接于第二掺杂区并向第二掺杂区的下方延伸该预定长度，且第二隔离结构的底部低于第二掺杂区的底部。

前述的记忆体装置，其中所述的第二隔离结构与第一隔离结构的材料例如相同。