[发明专利]高电压半导体器件中的集成肖特基二极管

说明书

技术领域

本发明主要涉及半导体功率器件的结构和制备方法。更确切地说，本发明是关于集成肖特基二极管的半导体功率器件的器件结构和制备方法，无需额外的掩膜，以便缩短关闭时间，降低功率损耗。

背景技术

迫切需要通过作为内部二极管，集成肖特基二极管，来实现半导体功率器件。更确切地说，如图1A所示，由于P+、P-和N-外延层构成的嵌入式体二极管，使得HV MOSFET像一个带有负漏极-至-源极电压Vds＜0的P-i-N二极管。从P-本体区，高能级注入到N-外延区，导致很大的断开时间与损耗。此外，高速率的电流变动，即很大的di/dt，会引起电压毛刺，降低“柔和系数”S。但是，为了提高HV-DMOS的性能，必须降低断开时间与损耗，也就是说，要降低反向恢复电荷(Qrr)、恢复时间(Trr)，并提高柔和系数S。当HV MOSFET与内部肖特基二极管集成在一起时，通过解决上述技术局限，可以提高HV MOSFET的性能。

除了对带有集成肖特基二极管的半导体功率器件的上述要求之外，半导体功率器件还广泛应用于电源和马达控制。通常通过如图1B所示的全桥型拓扑技术，形成半导体功率器件。对于这种应用类型而言，将内部二极管作为一个自振荡二极管，是非常有利的。如果将高压MOSFET、超级结半导体功率器件以及IGBT器件用于电源和马达控制应用，这些器件常常会受到高Qrr和功率损耗的限制。将肖特基二极管作为内部二极管，集成到半导体功率器件时，就能解决这些技术难题。但是，为了将肖特基二极管作为区域中的功率器件的一个内部二极管集成，传统的制备半导体功率器件的结构和方法，通常要利用一个额外的掩膜阻挡该区域。该额外的掩膜会对生产成本产生不利的影响。

基于上述原因，迫切需要改进与作为内部二极管的肖特基二极管集成的半导体功率器件的结构和制备方法，以便解决上述技术局限与难题。

发明内容

因此本发明的一个方面就是提出一种不需要额外的掩膜，与肖特基二极管集成的半导体功率器件新型的制备方法和器件结构。

更确切地说，本发明的一个方面是提出一种与肖特基二极管集成的半导体功率器件改良型的制备结构和方法，不需要额外的掩膜，而且显著降低Qrr、Trr，提高柔和系数。

本发明的另一方面是提出一种与肖特基二极管集成的半导体功率器件改良型器件结构和制备方法，通过减小平面栅极的边缘到场二极管之间的距离，以构成自校准的本体区，并覆盖源极和本体区上方的顶面，肖特基金属作为源极和发射极金属，与肖特基二极管直接集成，作为晶体管元件的一部分，无需增加元件尺寸，从而降低50％的Qrr、20％的Trr，增加大约33％的柔和系数S。