[发明专利]两次曝光一条线路间距分离方法

说明书

技术领域

本发明一般而言涉及高集成密度集成电路的制造，更具体而言，涉及简化用于光刻形成彼此紧密邻近的离散特征的间距(pitch)分离方法。

背景技术

对更高性能、提高的功能性和更低成本的数字开关电路的追求导致更高集成密度的集成电路，在其中以更小的尺寸、更邻近地形成更多的电路元件，从而在给定尺寸的芯片上可包括更多这样的元件以实现提高的功能性，同时增加通过给定序列的工艺形成且与电容减小的更短连接互连的电路元件的数量以实现更快的信号传播和降低的对噪声的易感性。结果，还将以可接受的制造产率光刻形成电路元件和互连的特征的能力的极限来设计具有目前可得到的最高性能的集成电路。因此，按比例缩小到更小的尺寸受到实现更短波长或更高数值孔径曝光系统的能力的限制。

辐射(例如，可见光，紫外光、x射线等等)的可被用于曝光光刻抗蚀剂上的图形的特性以及光刻抗蚀剂的特性引起诸如在掩模孔边缘处的衍射、抗蚀剂中的辐射的反射和散射的一些效应，并且，由于抗蚀剂曝光是累积性的，因此倾向于降低被曝光图形对曝光掩模的保真度。这些效应合称为光学邻近效应，其有时被用于改善较大的图形，但不可避免地使所制造的小的、紧密间隔的特征变形。通常，光学邻近效应仅仅被部分地补偿。

虽然不被认为是与本发明有关的现有技术，为了在可能的程度上避免光学邻近效应，已开发了所谓的间距分离方法，其实质上分开将要在多个光刻掩模之间制造的特征以暴露同样多次施加的光刻抗蚀剂而以覆盖曝光来曝光在芯片上的被称为硬掩模的材料层，然后使用原位硬掩模来形成紧密邻近的特征。间距分离方法由此允许在每个光刻掩模上形成间隔较小和较大的特征，由此有可能提供用于避免或至少降低光学邻近效应的最好技术。然而，间距分离方法因其本质而对光刻曝光序列的定位极其苛刻，定位的不精确度(称为覆盖误差)必须被保持为极小的距离，通常在数纳米内。此外，必须在曝光序列的每次曝光之后进行蚀刻步骤，通常为反应离子蚀刻(RIE)，以将抗蚀剂图形转移到硬掩模中，还要进行另一蚀刻步骤(通常也为RIE)，以将硬掩模图形转移到希望的层或衬底中。因此，间距分离方法通常被称为两次曝光两次蚀刻方法，但曝光和蚀刻工艺的次数可以超过两次。术语多步构图也被使用，并且该术语的描述更准确。

蚀刻工艺在处理窗口相对小的情况下是复杂且苛刻的(例如，可能需要处于苛刻浓度的一序列蚀刻剂以及专用于特定蚀刻剂和蚀刻条件的反应腔温度，并且在间距分离方法中必须执行蚀刻工艺以提供特别一致的结果。在通常局限于施加、曝光和显影抗蚀剂中的图形的当前半导体生产线的光刻线路(track)内不能适应这样的附加复杂性。多步构图由此需要显著的附加复杂性和成本以在当前可用的设备中执行，同时，由于成本以及不同器件设计所需的间距分离曝光的不同次数，生产线的适应性不可行。

发明内容

因此，本发明的一个目的是提供一种两次曝光一条线路(double exposure，track only，DETO)间距分离方法，其不需要将反应离子蚀刻(RIE)用于每一个间距分离掩模/曝光来产生具有希望的图形的硬掩模，由此可以完全在当前半导体生产线的光刻线路内执行该DETO间距分离方法。

为了实现本发明的这些和其他目的，提供了一种用于在酸敏材料层中蚀刻图形以形成集成电路的方法，所述方法包括以下步骤：形成酸敏材料层；在所述酸敏材料层上形成并构图抗蚀剂层；在所述构图的光致抗蚀剂层上以及被所述光致抗蚀剂暴露的所述酸敏材料的区域上施加酸性上覆层(overcoat)；活化所述酸敏材料的所述区域；以及显影所述酸敏材料的所述活化的区域，以将所述抗蚀剂中的图形转移到所述酸敏硬掩模材料，并在必要时重复以上步骤，从而构造这样的硬掩模图形，该硬掩模图形不会被光刻曝光而蚀刻下伏的材料，从而产生根据本发明的集成电路。

附图说明

通过参考附图对本发明的优选实施例的以下详细描述，将更好地理解上述和其他目的、方面和优点。

图1示例出通过根据本发明提供了改进的两次曝光两次蚀刻方法的各曝光和蚀刻工艺而产生的概略的半导体结构的序列截面图；

图2示例出通过根据本发明的两次曝光一条光刻线路方法的各曝光和蚀刻工艺而产生的概略的半导体结构的序列截面图；以及

图3是示例出本发明的实施所需的主要工艺的流程图。

具体实施方式