[发明专利]包括可编程熔丝的半导体集成电路

权利要求书

1.一种半导体集成电路，包括：

多个熔丝，所述多个熔丝被布置为彼此间隔开预定的间距；以及

页缓冲器，所述页缓冲器与所述多个熔丝电连接，并被配置为确定是否将所述熔丝断开，

其中，所述熔丝包括NAND快闪存储串。

2.如权利要求1所述的半导体集成电路，其中，所述NAND快闪存储串包括：

与位线相连接的漏极选择晶体管；

与所述漏极选择晶体管电连接的快闪存储器单元；以及

连接在所述快闪存储器单元与接地端子之间的源极选择晶体管。

3.如权利要求2所述的半导体集成电路，其中，所述快闪存储器单元包括串联连接的多个快闪存储器元件。

4.如权利要求3所述的半导体集成电路，其中，所述多个快闪存储器元件是通过经由字线施加的高电压而被编程的。

5.如权利要求4所述的半导体集成电路，其中，所述高电压比泵浦电压高而比所述快闪存储器元件的编程电压低。

6.如权利要求2所述的半导体集成电路，其中，所述熔丝与所述页缓冲器通过位线电连接。

7.如权利要求1所述的半导体集成电路，其中，所述熔丝彼此被间隔开由光刻工艺所限定的最小间距。

8.一种半导体集成电路，包括：

多个熔丝，所述多个熔丝的每个包括快闪存储器元件，所述快闪存储器元件由第一电压编程为切断；以及

页缓冲器，所述页缓冲器与所述多个熔丝电连接，并被配置为确定切断的熔丝。

9.如权利要求8所述的半导体集成电路，其中，所述多个熔丝中的每个包括：

漏极选择晶体管，所述漏极选择晶体管与位线相连接，并被配置为响应于漏极选择信号而被驱动；

串联连接的多个快闪存储器元件，所述多个快闪存储器元件与所述漏极选择晶体管电连接，并被配置为响应于经由字线施加的第一电压而被驱动；以及

源极选择晶体管，所述源极选择晶体管连接在所述多个快闪存储器元件与接地端子之间，并被配置为响应于源极选择信号而被驱动。

10.如权利要求9所述的半导体集成电路，其中，所述第一电压比泵浦电压高而比所述快闪存储器元件的编程电压低。

11.如权利要求9所述的半导体集成电路，其中，所述熔丝与所述页缓冲器通过位线电连接。

12.如权利要求8所述的半导体集成电路，其中，所述熔丝被彼此间隔开由光刻工艺所限定的最小间距。

13.一种包括快闪存储器单元的半导体集成电路，所述快闪存储器单元被用作修复熔丝。