[发明专利]增强式高电子移动率晶体管及其制造方法

说明书

技术领域

本发明涉及增强式高电子移动率晶体管(High-Electron-Mobility Transistor，HEMT)技术，尤其涉及一种以P-N接面多层堆栈提高临限电压的增强式高电子移动率晶体管及其制造方法。

背景技术

氮化镓高电子移动率晶体管由于具有高输出功率、高崩溃电压、耐高温等特性，近年来已被应用于高功率元件中。然而由于其结构中的氮化镓/氮化铝镓具大量的极化电荷，而形成二维电子气(Two-Dimensional Electron Gas，2DEG)，使得此类晶体管通常操作在空乏式(Depletion Mode)，而属于常开式(NormallyOn)晶体管，其临限电压(Threshold Voltage，VT)为负值。因此，此类晶体管即使在栅极偏压为零的情况下，晶体管仍会导通电流，形成额外的功率损耗，也易导致高功率元件的不正常导通而引发电路的误动作。

目前由于环保意识抬头，使电动车受到高度重视，而高功率的高电子移动率晶体管更为电动车的功率电路中不可或缺的电子元件。由于车用电路通常需在高偏压下操作，此类环境容易伴随瞬间脉冲电压，使晶体管在非预期情况下导通，影响车辆的安全性。虽然已有现有技术提出以深凹陷式栅极结构(DeeplyRecessed Gate)或四氟化碳(CF4)等离子处理方式制作增强式(Enhancement Mode)的氮化镓高电子移动率晶体管，而为常关式(Normally Off)的操作特性，然而其临限电压至多只可提升至+0.9V，仍不足以满足实际应用电路上的需求。此外，深凹陷式栅极结构须导入表面蚀刻制程，而四氟化碳等离子处理方式也需利用等离子将氟离子导入元件中，此两种方式都容易造成晶体管的表面状态(Surface State)密度增加，影响晶体管的效能及可靠度。

发明内容

本发明的一目的是提供一种增强式高电子移动率晶体管及其制造方法，欲改善现有技术的深凹陷式栅极结构或四氟化碳等离子处理方式制作增强式氮化镓晶体管效能不佳的问题。

本发明的另一目的是提供一种增强式高电子移动率晶体管及其制造方法，欲大幅提高增强式高电子移动率晶体管的临限电压。

为达成上述的目的，在本发明的一方面揭示一种增强式高电子移动率晶体管，包括：一缓冲层，磊晶于一基板上；一源级及一漏极，形成于该缓冲层上；多个P-N接面，其是由多层堆栈的P-N接面形成于该缓冲层上、及该源级与漏极之间；及一栅极，形成于该P-N接面的堆栈上；其中该P-N接面由一P型及一N型半导体层所构成。

其中，该源级或漏极与该P-N接面的堆栈相隔离。

其中，该基板的材料选自砷化镓、氮化镓、硅、碳化硅、及蓝宝石。

其中，该缓冲层的结构由多层的材料层所构成。

其中，该缓冲层的材料选自砷化镓、氮化镓、氮化铝、氮化镓铝、及上述材料的组合。

其中，该缓冲层的结构由上而下依序为氮化镓铝/氮化镓/氮化铝、或氮化镓/氮化镓铝/氮化铝/氮化镓/氮化铝。

其中，该源级或漏极的材料选自钛、铝、钨、镍、及金。

其中，该P-N接面由一P型及一N型半导体层所构成。

其中，该P-N接面的材料选自砷化镓、氮化镓、氮化铝、及氮化镓铝。

其中，该栅极的材料选自铂、铝、钛、金、氮化钨、及上述材料的组合。

在本发明的另一方面揭示一种增强式高电子移动率晶体管的制造方法，其包括下列步骤：提供一具有一缓冲层的基板；形成多个P-N接面，多层堆栈于该缓冲层上；去除于预定的栅极区域之外的P-N接面堆栈；于该缓冲层上及分别于该预定栅极区域的两侧形成一源级及漏极；及形成一栅极于该P-N接面堆栈之上。

其中，该源级或漏极与该P-N接面的堆栈相隔离。

其中，该基板的材料选自砷化镓、氮化镓、硅、碳化硅、及蓝宝石。

其中，该缓冲层的结构是由多层的材料层所构成。

其中，该缓冲层的材料选自砷化镓、氮化镓、氮化铝、氮化镓铝、及上述材料的组合。

其中，该缓冲层的结构由上而下依序为氮化镓铝/氮化镓/氮化铝、或氮化镓/氮化镓铝/氮化铝/氮化镓/氮化铝。

其中，该源级或漏极的材料选自钛、铝、钨、镍、及金。

其中，该P-N接面由一P型及一N型半导体层所构成。

其中，该P-N接面的材料选自砷化镓、氮化镓、氮化铝、及氮化镓铝。

其中，该栅极的材料选自铂、铝、钛、金、氮化钨、及上述材料的组合。