[发明专利]超级结半导体器件的制作方法

说明书

技术领域

本发明涉及半导体集成电路领域，特别是涉及一种超级结半导体器件的制作方法。

背景技术

超级结MOSFET(METAL-OXIDE-SEMICONDUCTOR FIELD EFFECTTRANSISTOR，金属-氧化物-半导体场效应管，结合图1所示)采用新的耐压层结构-利用一系列的交替排列的P型和N型半导体薄层(或称半导体柱层)，在截止状态下P型区和N型区在较低电压下就完全耗尽，承受高的电压，因此可以使P型区和N型区都在相对高掺杂浓度下实现高的击穿电压；在导通状态下，由于N型区具有相对高的掺杂浓度(一般可以做到常规VDMOS的N型区掺杂浓度的10倍以上)，从而获得低导通电阻；超级结MOSFET由于同时可以获得低导通电阻和高击穿电压，打破了传统功率MOSFET理论极限，获得了广泛重视。

该器件的结构和制作方法可分为两大类：第一类是利用多次光刻-外延成长和注入来获得交替排列的P型和N型掺杂区。第二类是在N型硅外延层上开沟槽，往沟槽中填入P型多晶硅，或倾斜注入P型杂质，或填入P型外延。上述第一类工艺不仅工艺复杂，实现难度大，而且成本很高。第二类工艺中，利用P型外延填满沟槽的方式虽然工艺难度较大，但由于其拥有成本低的特点，很有应用前景。

由于采用了交替排列的P型和N型半导体薄层做为器件的耐压结构，在超级结器件的工艺集成上比现在常规的VDMOS(VERTICALDOUBLE-DIFFUSION METAL-OXIDE-SEMICONDUCTOR垂直双扩散金属-氧化物半导体场效应管)更为复杂。一种作法是建议在沟槽形成之前先进行一次阱的注入和源的注入，而做为场板介质的膜的淀积是在第二次源注入完成之后利用CVD工艺来完成的。这样做的缺点是，第一次源的注入使成本增加，特别是采用CVD成长场板介质膜，其膜的质量较差，不能满足器件在使用中需要的可靠性要求。

发明内容

本发明要解决的技术问题是提供一种超级结半导体器件的制作方法，能够有效提高器件的可靠性，降低工艺成本。

为解决上述技术问题，本发明的超级结半导体器件的制作方法采用的第一种技术方案包括如下步骤：

步骤1、在高掺杂的第一种类型半导体的硅基片上成长第一种类型半导体的外延层；

步骤2、在所述外延层上端区域中形成第二种类型半导体的阱；

步骤3、在所述外延层中形成沟槽；

步骤4、在所述沟槽中填入第二种类型半导体的硅；

步骤5、在所述外延层的表面形成场板介质膜，并在器件的终端区域完成图形化；

步骤6、在所述外延层上形成栅氧化膜和栅极区；

步骤7、在步骤2所形成的阱中形成高掺杂的第一种类型半导体的源区；

步骤8、在所述栅极区和外延层上端面形成栅-金属间介质膜；

步骤9、在所述栅-金属间介质膜中形成接触孔；

步骤10、在所述栅-金属间介质膜上端面和接触孔中形成表面金属膜；

步骤11、将所述硅基片减薄到需要的厚度并在其背面形成背面金属层。

本发明的超级结半导体器件的制作方法采用的第二种技术方案包括以下步骤：

步骤1、在高掺杂的第一种类型半导体的硅基片上成长第一种类型半导体的外延层；

步骤2、在所述外延层中形成沟槽；

步骤3、在所述沟槽中填入第二种类型半导体的硅；

步骤4、在所述外延层的表面形成场板介质膜，并在器件的终端区域完成图形化；

步骤5、在所述外延层上形成栅氧化膜和栅极区；

步骤6、在所述外延层上端区域中形成第二种类型半导体的阱；

步骤7、在所述阱中形成高掺杂的第一种类型半导体的源区；

步骤8、在所述栅极区和外延层上端形成栅-金属间介质膜；

步骤9、在所述栅-金属间介质膜中形成接触孔；

步骤10、在所述栅-金属间介质膜上端面和接触孔中形成表面金属膜，并形成源极和栅极；

步骤11、将所述硅基片减薄到需要的厚度并在其背面形成背面金属层。

本发明的超级结半导体器件的制作方法采用的第三种技术方案包括以下步骤：

步骤1、在高掺杂的第一种类型半导体的硅基片上成长第一种类型半导体的外延层；

步骤2、在所述外延层中形成沟槽；

步骤3、在所述沟槽中填入第二种类型半导体的硅；

步骤4、在所述外延层的表面形成场板介质膜，并在器件的终端区域完成图形化；